Científicos del JNCASR hicieron pasar ondas de terahercios por una barrera diseñada en un chip de silicio con una pérdida del 1 al 3 por ciento y transmitieron datos a hasta 100 Gbit/s, un paso hacia los circuitos 6G

Investigadores del Centro Jawaharlal Nehru de Investigación Científica Avanzada (JNCASR), en Bengaluru, han construido un chip de silicio en el que las ondas de terahercios cruzan una barrera colocada a propósito con una pérdida de entre el 1 y el 2 por ciento. Una segunda barrera en serie eleva la pérdida a entre el 2 y el 3 por ciento. En uno de los tres dispositivos de prueba, un divisor de potencia con una barrera en una de sus ramas, el chip transportó datos a 100 gigabits por segundo. El JNCASR es un instituto autónomo del Departamento de Ciencia y Tecnología (DST), que anunció el resultado a través de la Oficina de Información de Prensa (PIB) el 4 de noviembre de 2026. El trabajo se publica en la revista Advanced Materials.

Qué hace el chip

Las ondas de terahercios ocupan en el espectro un lugar entre las microondas y la luz infrarroja. El comunicado de la PIB dice que se espera que las futuras redes inalámbricas de sexta generación (6G) usen estas frecuencias porque ofrecen un gran ancho de banda. Lo difícil es llevar esas ondas por un circuito compacto: las curvas, las uniones y los cambios bruscos en una guía de ondas (el canal que conduce la onda) dispersan o reflejan parte de la señal.

La página de investigación del propio JNCASR sobre el grupo describe el mismo problema y cita las pérdidas por reflexión y dispersión en curvas cerradas o defectos como el obstáculo para los dispositivos de terahercios en chip. La respuesta del grupo es la fotónica topológica, una rama de la óptica en la que una onda que viaja por el borde entre dos regiones construidas de manera distinta resiste ciertos tipos de retrodispersión.

Agujeros triangulares y una barrera hecha de geometría

El equipo grabó agujeros triangulares en una lámina de silicio siguiendo un patrón que imita la red en panal del grafeno. Dos regiones con agujeros de tamaño ligeramente distinto se encuentran a lo largo de un borde, y las ondas de terahercios viajan por ese borde. Los investigadores construyeron después la barrera cambiando el tamaño de los agujeros en un tramo corto de la guía de ondas.

En una guía de ondas convencional que no es topológica, dice el comunicado de la PIB, una barrera comparable reduce de forma notable la transmisión. En el chip del JNCASR, la transmisión se mantuvo cerca de su nivel sin barrera mientras la intensidad de la barrera siguiera por debajo de una intensidad de acoplamiento característica del cristal. Como la barrera depende únicamente de la geometría de los agujeros, el comunicado la llama una regla de diseño práctica.

El comunicado nombra el efecto de fondo en el pie de una figura como efecto túnel de Klein fotónico. Los físicos conocen la paradoja de Klein como el paso perfecto de partículas relativistas a través de barreras altas, y un artículo de 2022 en Physical Review Letters la describe como responsable de las excepcionales propiedades conductoras del grafeno. Un preprint de 2017 ya había descrito un efecto túnel de Klein unidireccional para la luz en aislantes topológicos fotónicos, y el artículo de Physical Review Letters informó de una transmisión de Klein perfecta en un sistema fotónico bidimensional, con un vapor de átomos en lugar de un chip.

Tres dispositivos, tres velocidades de datos

Los tres dispositivos se fabricaron en silicio de alta resistividad, que el comunicado describe como compatible con la fabricación de semiconductores ya establecida. Las mediciones entre 310 y 360 GHz coincidieron estrechamente con las simulaciones. Según el comunicado:

• Dos barreras en serie: 48 Gbit/s en la prueba de datos de alta velocidad.
• Un recorrido en forma de omega con cuatro curvas cerradas y una barrera central: 60 Gbit/s.
• Un divisor de potencia con una barrera en una de sus dos ramas: 100 Gbit/s con modulación QAM-32, un esquema que codifica la información en la amplitud y la fase de la señal.

En el divisor, las dos señales de salida fueron casi idénticas, lo que el comunicado interpreta como muestra de que la barrera tuvo poco efecto sobre la transmisión. El comunicado añade que a 100 Gbit/s una película en alta definición de 5 gigabytes podría, en principio, transferirse en menos de medio segundo.

El laboratorio detrás del chip

El estudio estuvo dirigido por el Dr. Abhishek Kumar, profesor asistente del JNCASR, que dirige allí el Laboratorio de Metaóptica. Samina Mulla y Sangram Kumar Sadhu, del JNCASR, son los primeros autores conjuntos. Los colaboradores que nombra el comunicado proceden del IISER Kolkata, el IIT Bombay, el Instituto de Microelectrónica de A*STAR en Singapur y la Universidad de Lille y el CNRS en Francia, además de otros investigadores del JNCASR.

El perfil de Kumar en el JNCASR dice que terminó la licenciatura y maestría integradas en el IISER Kolkata en 2016, se doctoró en física y física aplicada en la Universidad Tecnológica de Nanyang, en Singapur, en 2020, y realizó trabajo posdoctoral en el Centro de Tecnologías Fotónicas Disruptivas de Singapur, sobre fotónica topológica de terahercios en silicio para dispositivos 6G. Se incorporó al JNCASR en agosto de 2023.

El nuevo chip sigue una línea de trabajo con terahercios en silicio. Un preprint de 2019 de Yihao Yang y siete coautores, entre ellos Ranjan Singh, informó de transporte topológico polarizado por valle en chips íntegramente de silicio, con transmisión completa a través de diez esquinas cerradas y comunicación sin errores a 10 Gbit/s por una pared de dominio retorcida. En 2022 Kumar fue primer autor de un artículo en Nature Communications que describía un enlace de un solo canal de 160 Gbit/s y un demultiplexor de silicio, con señales de 40 Gbit/s separadas y vídeo de alta definición sin comprimir transmitido en tiempo real. El laboratorio PhLAM de la Universidad de Lille, colaborador en ese artículo, señala que Web of Science lo incluye como artículo caliente, citado entre el 0,1 por ciento superior de los artículos de física. Kumar fue también primer autor de un artículo de 2024 en Nature Communications sobre la luz lenta en guías de ondas topológicas.

En qué punto está el 6G y qué planea el equipo

La Unión Internacional de Telecomunicaciones llama IMT-2030 a la próxima generación. Su grupo de estudio de radiocomunicaciones publicó en mayo de 2024 un informe sobre la viabilidad técnica de la tecnología móvil en bandas por encima de 100 GHz y, a 6 de noviembre de 2026, su página dice que las propuestas de tecnologías radioeléctricas candidatas se recibirán de febrero de 2027 a febrero de 2029. Las mediciones del JNCASR entre 310 y 360 GHz caen en el rango por encima de 100 GHz que cubre el informe de la UIT. La UIT señala también que sus requisitos mínimos no representan un rendimiento garantizado en un despliegue real.

El resultado del JNCASR es una demostración de laboratorio de componentes de circuito en chips, no una red. El trabajo de la India en 6G, incluido el simposio de la Alianza Bharat 6G en el India Mobile Congress de octubre de 2026, abarca redes y normas. El chip se sitúa en el extremo de los componentes de ese esfuerzo, y el argumento del comunicado de que el silicio encaja con la fabricación de chips ya establecida lo conecta con las plantas descritas en la carrera de la India por las fábricas de semiconductores. El comunicado no dice si las pérdidas y velocidades de datos medidas se han reproducido en otro lugar.

El siguiente paso del equipo, según el comunicado, es ajustar las barreras de forma eléctrica, térmica o mecánica, lo que podría permitir que un solo dispositivo redirija señales entre trayectorias a demanda. El comunicado cita a Kumar diciendo que cruzar una barrera hecha simplemente cambiando la geometría de los agujeros, a 100 gigabits por segundo, sugiere que el efecto puede convertirse en una herramienta de diseño útil para los chips de terahercios.