आयआयटी मद्रासच्या शक्ती खुल्या प्रोसेसरमधून भारताच्या SCL फॅबमध्ये तीन चिप तयार झाल्या, २०१८ मधील RIMO पासून २०२५ मध्ये इस्रोसोबत सुरू झालेल्या IRIS अंतराळ नियंत्रकापर्यंत

११ फेब्रुवारी २०२५ रोजी आयआयटी मद्रास आणि इस्रोने जाहीर केले की अंतराळ प्रणालींसाठीची ६४-बिट नियंत्रक चिप IRIS ची रचना, निर्मिती, पॅकेजिंग, बोर्डवर बसवणे आणि सुरू करणे ही सर्व कामे भारतातच झाली, असे आयआयटी मद्रासने म्हटले आहे. ही चिप आयआयटी मद्रासच्या खुल्या प्रोसेसर डिझाइनच्या कुटुंबावर, म्हणजे शक्तीवर आधारित आहे. संस्थेचे संचालक आणि शक्ती प्रकल्पाचे प्रमुख प्रा. व्ही. कामकोटी यांनी सांगितले की, २०१८ मधील RIMO आणि २०२० मधील MOUSHIK नंतर चंडीगढमधील सेमी-कंडक्टर लॅबोरेटरी (SCL) मध्ये तयार झालेली ही तिसरी शक्ती चिप आहे.

शक्ती हा प्रोसेसर डिझाइनचा असा संच आहे जो कोणालाही वाचता, कॉपी करता आणि बदलता येतो, आणि त्यातून अनेक चिप तयार झाल्या आहेत. हे कुटुंब काय आहे, कोणत्या चिप अस्तित्वात आहेत, SCL काय बनवू शकते, IRIS मध्ये इस्रोने काय मागितले, आणि कोणता कार्यक्रम व कोणत्या कंपन्या या कोअरभोवती उभ्या राहिल्या, हे स्रोतांतून दिसते.

कोणालाही वाचता येणारे प्रोसेसर डिझाइन

प्रत्येक प्रोसेसर एका इन्स्ट्रक्शन सेट आर्किटेक्चरनुसार चालतो, म्हणजे त्याला समजणाऱ्या क्रियांची यादी. शक्तीच्या प्रेरणा पानानुसार प्रबळ सेट परवान्यावर चालतात: इंटेल आपला सेट मोजक्या वापरकर्त्यांना परवाना देते, आर्म परवाना शुल्क आणि रॉयल्टी आकारते, आणि काही परवाने १ ते १० दशलक्ष अमेरिकी डॉलरपर्यंत जातात. RISC-V हा कॅलिफोर्निया विद्यापीठ, बर्कलेच्या एका संशोधन प्रकल्पातून वाढलेला खुला मानक आहे, आणि RISC-V इंटरनॅशनलच्या म्हणण्यानुसार त्याची मंजूर झालेली तपशीलवार नियमावली रॉयल्टीमुक्त आहे. शक्ती कोअर तो वापरतात. प्रकल्पाच्या मुख्य पानानुसार शक्ती घटकांचा सोर्स कोड तीन-कलमी BSD परवान्याखाली खुला आहे, आणि कामकोटी यांनी २०१९ च्या मुलाखतीत सांगितले की त्यामुळे कोणालाही चमूला न सांगता डिझाइन बदलता येते. त्यांनी पुढे सांगितले की डिझाइन Bluespec SystemVerilog या हार्डवेअर वर्णन भाषेत लिहिलेली आहेत.

सुरुवात का केली याचे कारण कामकोटी यांनी त्याच मुलाखतीत दिले. परदेशातून विकत घेतलेला प्रोसेसर हा एक काळी पेटी असतो, असे ते म्हणाले: खरेदीदार तो हवे ते करतो एवढे तपासू शकतो, पण तो दुसरे काहीच करत नाही हे कधीच तपासू शकत नाही, म्हणून प्रत्येक देशाचा स्वतःचा प्रोसेसर असायला हवा. नाव चमूने पाहिलेल्या पहिल्या खुल्या प्रोसेसरवरून आले, म्हणजे IBM च्या POWER वरून. संस्कृतमध्ये power म्हणजे शक्ती, असे ते म्हणाले. OpenPOWER अपेक्षेपेक्षा कमी खुले असल्याचे चमूला आढळले आणि तो RISC-V कडे वळला, आणि ते आयआयटी मद्रासचे वर्णन RISC-V फाउंडेशनच्या सुरुवातीच्या संस्थापक सदस्यांपैकी एक असे करतात.

स्रोतांत सुरुवातीची तीन वर्षे दिली आहेत. कामकोटी कार्यक्रमाची सुरुवात २०१२ मध्ये झाल्याचे सांगतात. प्रकल्पाच्या स्वतःच्या स्लाइडनुसार शक्तीचा जन्म २०१३ मध्ये झाला, जेव्हा चमूने इन्स्ट्रक्शन सेटचा शोध घेतला आणि बर्कलेने RISC-V स्वीकारण्यासाठी त्यांच्याशी संपर्क साधला. प्रकल्पाच्या संकेतस्थळानुसार तो २०१४ मध्ये शैक्षणिक उपक्रम म्हणून सुरू झाला. इलेक्ट्रॉनिक्स आणि माहिती तंत्रज्ञान मंत्रालयाचा (MeitY) निधी स्लाइडमध्ये २०१८ मधला आहे, जेव्हा इंडिया मायक्रोप्रोसेसर डेव्हलपमेंट प्रोग्राम सुरू झाला. कामकोटी यांनी २०१९ मध्ये सांगितले की त्यांच्या गटाला MeitY कडून सुमारे ११ कोटी रुपयांचे अनुदान मिळाले होते आणि एका माजी विद्यार्थ्याने C-DISHA असे ते म्हणतात त्या केंद्रासाठी सुमारे एक दशलक्ष अमेरिकी डॉलर प्रायोजित केले होते. आयआयटी मद्रासचे २०२५ चे निवेदन प्रकल्पाला प्रथाप सुब्रमण्यम सेंटर फॉर डिजिटल इंटेलिजन्स अँड सिक्योर हार्डवेअर आर्किटेक्चर येथे ठेवते.

कोअरचे तीन वर्ग

प्रोसेसर पान आकारानुसार मांडलेले कुटुंब सांगते. E वर्ग हा तीन टप्प्यांचा, क्रमवार चालणारा एम्बेडेड कोअर आहे, जो स्मार्ट कार्ड, मोटर नियंत्रण आणि रोबोट यांसारख्या कमी वीज लागणाऱ्या कामांसाठी आहे. C वर्ग हा पाच टप्प्यांचा क्रमवार नियंत्रक कोअर आहे, ज्यात मेमरी व्यवस्थापन आहे, जो लिनक्स चालवू शकतो आणि ज्याचे लक्ष्य ०.५ ते १.५ GHz क्लॉक श्रेणीचे आहे. I वर्ग त्यात क्रमाबाहेरील अंमलबजावणी आणि मल्टीथ्रेडिंग जोडतो आणि त्याचे लक्ष्य १.५ ते २.५ GHz आहे. बहुकोअर आणि सर्व्हरकेंद्री वर्ग, तसेच टॅग केलेली मेमरी आणि दोष सहनशीलता यांसाठीचे दोन प्रायोगिक वर्ग त्याच पानावर योजना किंवा संशोधन म्हणून वर्णन केले आहेत.

चिप, ओरेगॉनपासून चंडीगढपर्यंत

IANS ने दिलेल्या वृत्तानुसार, आयआयटी मद्रासने २०१८ मधील SCL च्या चिपचे वर्णन संपूर्णपणे भारतात डिझाइन आणि तयार केलेला पहिला RISC-V मायक्रोप्रोसेसर असे केले. कामकोटी यांनी २०१९ मध्ये योजना अशी सांगितली: डिझाइन आयआयटी मद्रासच्या RISE प्रयोगशाळेत, निर्मिती SCL मध्ये, आणि पडताळणी संस्थेत बनवलेल्या मदरबोर्डवर. त्यांनी जोडले की दोन चिप, इंटेलची आणि SCL ची, एकमेकांपासून सुमारे सहा महिन्यांच्या अंतराने तयार झाल्या.

वेगाची कमाल मर्यादा प्रक्रियेवरून ठरते. कामकोटी यांनी २०१९ मध्ये सांगितले की SCL जी प्रक्रिया वापरते ती १८० नॅनोमीटर १०० MHz पर्यंत देऊ शकते, आणि फॅबने केलेल्या छोट्या भरीनंतर कदाचित १५० ते २०० MHz. २०१८ च्या घोषणेच्या IANS वृत्तांताने नोंदवले की अनेक वापरांना २०० MHz पेक्षा कमी वेगाचे प्रोसेसर पुरेसे असतात.

SCL म्हणजे काय

सेमी-कंडक्टर लॅबोरेटरी स्वतःचे वर्णन MeitY अंतर्गत स्वायत्त संस्था आणि देशातील एकमेव एकात्मिक उपकरण निर्मिती सुविधा असे करते, ज्यात डिझाइन, निर्मिती, पॅकेजिंग, चाचणी आणि विश्वासार्हता हमी येते. ती पूर्वी सेमीकंडक्टर कॉम्प्लेक्स लिमिटेड ही सरकारी उपक्रम होती, आणि १ सप्टेंबर २००६ रोजी तिचे रूपांतर अंतराळ विभागाच्या अंतर्गत प्रयोगशाळेत झाले. ७ फेब्रुवारी २०२२ च्या अधिसूचनेनुसार तिचे प्रशासकीय नियंत्रण अंतराळ विभागाकडून MeitY कडे गेले. IANS चा २०१८ चा वृत्तांत SCL चे वर्णन इस्रोची म्हणून करतो, जे ती अंतराळ विभागाच्या अधिपत्याखाली असलेल्या वर्षांशी जुळते.

SCL म्हणते की तिच्याकडे १८० नॅनोमीटर CMOS नोडवर JEDEC मानकानुसार पात्र ठरलेली ८ इंची वेफर लाइन आहे, ज्यात १.८ V, १.८/३.३ V किंवा १.८/५ V वीजपुरवठ्याचे पर्याय आणि चार ते सहा अॅल्युमिनियम धातू थर आहेत, तसेच सूक्ष्म विद्युत-यांत्रिक उपकरणांसाठी ६ इंची लाइन आहे. आयआयटी मद्रासची निवेदने SCL ला चंडीगढमध्ये ठेवतात आणि PIB चे एक निवेदन तिला मोहालीत ठेवते. इंडिया सेमीकंडक्टर मिशनअंतर्गत मंजूर झालेले व्यावसायिक चिप प्रकल्प हा वेगळा कार्यक्रम आहे, त्याची माहिती सेमीकंडक्टर फॅब स्पर्धेवरील लेखात आहे.

IRIS, इस्रोमध्ये सुचलेला नियंत्रक

IRIS म्हणजे Indigenous RISC-V Controller for Space Applications. आयआयटी मद्रासच्या निवेदनानुसार कल्पना तिरुवनंतपुरममधील इस्रोच्या इनर्शियल सिस्टम्स युनिटकडून (IISU) आली, ज्याने ६४-बिट RISC-V नियंत्रकाचा प्रस्ताव मांडला आणि आयआयटी मद्रासच्या सोबत मिळून त्याच्या तपशीलावर काम केले. इस्रोच्या मोहिमांमध्ये वापरल्या जाणाऱ्या सेन्सर आणि प्रणालींच्या सामायिक गरजांवरून रचना ठरवण्यात आली. शक्ती कोअरला दोष सहन करणाऱ्या अंतर्गत मेमरी जोडल्या गेल्या, आणि अंतराळ प्रणालींत वापरले जाणारे खास मॉड्यूल जोडले गेले: एक CORDIC युनिट (त्रिकोणमितीय गणनेसाठीचा हार्डवेअर ब्लॉक), वॉचडॉग टायमर आणि प्रगत सिरिअल बस. अनेक बूट पद्धती आणि मेमरी विस्तार इंटरफेसमुळे पुढील मोहिमांसाठी जागा राहते. प्रकल्पाचे टेप-आउट पान या कोअरची नोंद १८० नॅनोमीटर CMOS मधील C वर्ग डिझाइन अशी करते, १७ मिमी बाय १७ मिमीच्या, २१९ पिनच्या बॉल ग्रिड पॅकेजमध्ये.

निवेदन साखळीचा प्रत्येक टप्पा नावानिशी सांगते. SCL ने चिप तयार केली. टाटा अॅडव्हान्स्ड सिस्टम्सने ती कर्नाटकातील पेरजेनहळ्ळी येथे पॅक केली. गुजरातमधील PCB पॉवरने मदरबोर्ड बनवला, चेन्नईतील सिर्मा SGS ने तो जुळवून चिप बसवली, आणि आयआयटी मद्रासने सॉफ्टवेअर लिहून ती सुरू केली. SCL चे महासंचालक कमलजीत सिंग म्हणाले की चिप SCL च्या १८० नॅनोमीटर तंत्रज्ञानात तयार झाली, ज्यात मास्क फ्रेम डिझाइन, GDS तयारी आणि चाचणी यांचा समावेश आहे, आणि वेफर पातळीवरील पडताळणी SCL मध्ये आयआयटी मद्रासच्या चमूसोबत झाली.

इस्रोचे अध्यक्ष डॉ. व्ही. नारायणन यांनी याला सेमीकंडक्टर डिझाइन आणि निर्मितीतील “मेक इन इंडिया” चा मैलाचा दगड म्हटले. ते असेही म्हणाले:

या नियंत्रकावर आधारित एका उत्पादनाची लवकरच उड्डाण चाचणी करण्याची योजना आहे आणि कामगिरीची खातरजमा केली जाईल.

या लेखासाठी उघडलेल्या कोणत्याही स्रोतात ५ नोव्हेंबर २०२६ पर्यंत उड्डाणाचा निकाल नोंदवलेला नाही.

कार्यक्रम आणि त्याभोवतीच्या कंपन्या

२७ एप्रिल २०२२ रोजी MeitY ने डिजिटल इंडिया RISC-V (DIR-V) कार्यक्रम जाहीर केला, ज्यात डिसेंबर २०२३ पर्यंत शक्तीसाठी आणि C-DAC च्या VEGA प्रोसेसरसाठी व्यावसायिक सिलिकॉन आणि डिझाइन विजयांचे टप्पे ठेवले होते. कामकोटी यांची मुख्य आर्किटेक्ट म्हणून आणि एस. कृष्णकुमार राव यांची कार्यक्रम व्यवस्थापक म्हणून नियुक्ती झाली. C-DAC च्या सुपरकॉम्प्युटरवरील आधीच्या कामाची कथा परम लेखात सांगितली आहे.

१७ नोव्हेंबर २०२३ च्या PIB निवेदनाने कार्यक्रमांतर्गत टेप-आउटची यादी दिली: SCL मध्ये १८० नॅनोमीटरवर आणि इंटेलमध्ये २२ नॅनोमीटरवर ३२-बिट आणि ६४-बिट शक्ती प्रोसेसर, आयआयटी मुंबईचा ३२-बिट AJIT प्रोसेसर SCL मध्ये १८० नॅनोमीटरवर, आणि सिल्टेरा येथे १३० नॅनोमीटरवर तसेच ६४-बिट आवृत्तीसाठी SCL मध्ये १८० नॅनोमीटरवर VEGA प्रोसेसर. त्याच निवेदनात म्हटले आहे की C-DAC ने VEGA चिपवर ARIES डेव्हलपमेंट बोर्डांची मालिका तयार केली. २० मार्च २०२५ रोजी MeitY ने DIR-V ग्रँड चॅलेंज जाहीर केले, ज्याच्या केंद्रस्थानी VEGA आणि शक्ती प्रोसेसर आहेत आणि अर्ज १० एप्रिलपासून सुरू होणार होते.

कंपन्यांनी या कोअरवर काही बांधायला सुरुवात केली आहे. प्रकल्पाच्या स्लाइड या उपक्रमातून फुटलेल्या पाच स्टार्टअपची यादी देतात, त्यापैकी तीन २०२१ मध्ये: माइंडग्रोव्ह, सिक्युरवीव आणि व्योमा. RISC-V इंटरनॅशनलचा २०२३ चा ब्लॉग म्हणतो की माइंडग्रोव्ह आपल्या चिपमध्ये शक्ती कोअर वापरते आणि इनकोअर सेमीकंडक्टर्स RISC-V प्रोसेसर कोअर विकसित करते. २०२१ मध्ये स्थापन झालेली आणि आयआयटी मद्रासमध्ये इन्क्युबेट झालेली माइंडग्रोव्ह म्हणते की तिने मे २०२४ मध्ये आपली सिक्योर IoT चिप आणली. तिच्या उत्पादन पानावर २८ नॅनोमीटर प्रक्रियेवर ७०० MHz वर चालणारा एकच ६४-बिट शक्ती C वर्ग कोअर, हार्डवेअर एनक्रिप्शन, सिक्योर बूट आणि मूल्यमापन बोर्ड व स्टॅम्प मॉड्यूल यांची नोंद आहे.

नोंदीत काय अनुत्तरित राहते

“पहिला” हा शब्द आयआयटी मद्रासच्या २०१८ च्या घोषणेचा आहे, ज्यात SCL च्या चिपला संपूर्णपणे भारतात डिझाइन आणि तयार केलेला पहिला RISC-V मायक्रोप्रोसेसर म्हटल्याचे IANS ने वृत्त दिले. कामकोटी यांनी वर्षभरानंतर अधिक मर्यादित भाषा वापरली: “आम्ही आयआयटीमधून मायक्रोप्रोसेसर तयार केलेला नाही,” असे ते म्हणाले, आणि चिपचे वर्णन मायक्रोप्रोसेसरच्या तुलनेत खूप लहान असे केले, आणि प्रोसेसरवर लिनक्स सुरू करणे हा सर्वात कठीण भाग असल्याचे सांगितले.

इस्रोच्या अध्यक्षांनी फेब्रुवारी २०२५ मध्ये नियोजित म्हटलेल्या IRIS उड्डाण चाचणीचा या लेखासाठी उघडलेल्या स्रोतांत ५ नोव्हेंबर २०२६ पर्यंत प्रकाशित निकाल नाही. SCL च्या तिन्ही चिप १८० नॅनोमीटर डिझाइनच्या आहेत, ही प्रक्रिया SCL आपला पायाभूत स्तर म्हणून वर्णन करते, आणि २८ नॅनोमीटरचे माइंडग्रोव्ह उत्पादन हे कोअर अधिक बारीक नोडवर दाखवते, पण ते कुठे तयार होते हे ते स्रोत सांगत नाहीत.