El procesador abierto SHAKTI del IIT Madras ha dado tres chips en la fábrica SCL de la India, del RIMO de 2018 al controlador espacial IRIS arrancado con ISRO en 2025

El 11 de febrero de 2025 el IIT Madras e ISRO anunciaron que IRIS, un chip controlador de 64 bits para sistemas espaciales, había sido diseñado, fabricado, encapsulado, montado en una placa y arrancado, todo dentro de la India según el IIT Madras. El chip se basa en SHAKTI, la familia de diseños abiertos de procesadores del IIT Madras. El profesor V. Kamakoti, director del instituto y responsable del proyecto SHAKTI, dijo que era el tercer chip SHAKTI fabricado en el Laboratorio de Semiconductores (SCL) de Chandigarh, después de RIMO en 2018 y MOUSHIK en 2020.

SHAKTI es un conjunto de diseños de procesadores que cualquiera puede leer, copiar y modificar, y con ellos se han fabricado varios chips. Las fuentes muestran qué es la familia, qué chips existen, qué puede fabricar SCL, qué pidió ISRO en IRIS y qué programa y qué empresas han crecido en torno a los núcleos.

Un diseño de procesador que cualquiera puede leer

Todo procesador sigue una arquitectura de conjunto de instrucciones, la lista de operaciones que entiende. La página de motivación de SHAKTI dice que los conjuntos dominantes se licencian: Intel licencia el suyo a pocos usuarios, Arm cobra tarifas de licencia y regalías, y algunas licencias llegan a entre 1 y 10 millones de dólares estadounidenses. RISC-V, que nació de un proyecto de investigación de la Universidad de California en Berkeley, es un estándar abierto cuyas especificaciones ratificadas, según RISC-V International, están libres de regalías. Los núcleos SHAKTI lo implementan. La página de inicio del proyecto dice que el código fuente de los componentes de SHAKTI es abierto bajo una licencia BSD de tres cláusulas, que según Kamakoti, en una entrevista de 2019, permite a cualquiera modificar el diseño sin avisar al equipo. Añadió que los diseños están escritos en Bluespec SystemVerilog, un lenguaje de descripción de hardware.

Kamakoti explicó en esa misma entrevista por qué empezó. Un procesador comprado en el extranjero es una caja negra, dijo: el comprador puede confirmar que hace lo que quiere, pero nunca que no hace nada más, de modo que todo país debería tener el suyo. El nombre viene del primer procesador abierto que miró el equipo, el POWER de IBM. Poder, en sánscrito, es shakti, dijo. El equipo encontró OpenPOWER menos abierto de lo que esperaba y pasó a RISC-V, y él describe al IIT Madras como uno de los primeros miembros fundadores de la fundación RISC-V.

Las fuentes dan tres años de inicio. Kamakoti fecha el programa en 2012. Las diapositivas del propio proyecto dicen que SHAKTI nació en 2013, cuando el equipo exploró conjuntos de instrucciones y Berkeley se le acercó para que adoptara RISC-V. El sitio web del proyecto dice que comenzó como una iniciativa académica en 2014. La financiación del Ministerio de Electrónica y Tecnología de la Información (MeitY) se fecha en 2018 en las diapositivas, cuando empezó el Programa de Desarrollo de Microprocesadores de la India. Kamakoti dijo en 2019 que su grupo había recibido una subvención del MeitY de unos 11 crore de rupias y que un exalumno había patrocinado cerca de un millón de dólares estadounidenses para un centro al que llamó C-DISHA. El comunicado del IIT Madras de 2025 sitúa el proyecto en el Centro Prathap Subrahmanyam de Inteligencia Digital y Arquitectura de Hardware Seguro.

Tres clases de núcleo

La página de procesadores describe una familia ordenada por tamaño. La clase E es un núcleo embebido de tres etapas y ejecución en orden, para trabajos de bajo consumo como tarjetas inteligentes, controles de motores y robots. La clase C es un núcleo controlador de cinco etapas y ejecución en orden, con gestión de memoria, capaz de ejecutar Linux, con un rango de reloj objetivo de 0,5 a 1,5 GHz. La clase I añade ejecución fuera de orden y multihilo, con un objetivo de 1,5 a 2,5 GHz. Las clases multinúcleo y orientadas a servidores, y dos experimentales para memoria etiquetada y tolerancia a fallos, se describen en la misma página como planes o investigación.

Los chips, de Oregón a Chandigarh

El IIT Madras describió los chips de SCL de 2018, según informó IANS, como el primer microprocesador RISC-V diseñado y fabricado por completo en la India. Kamakoti describió el plan en 2019: el diseño en el laboratorio RISE del IIT Madras, la fabricación en SCL y la validación en una placa base construida en el instituto. Añadió que los dos chips, el de Intel y el de SCL, se hicieron con una diferencia de unos seis meses.

El proceso fija el techo de velocidad. Kamakoti dijo en 2019 que 180 nm, el proceso que usa SCL, podía dar hasta 100 MHz, y quizá de 150 a 200 MHz tras pequeñas adiciones de la fábrica. El informe de IANS sobre el anuncio de 2018 señaló que muchas aplicaciones necesitan procesadores por debajo de 200 MHz.

Qué es SCL

El Laboratorio de Semiconductores se describe como un organismo autónomo bajo el MeitY y la única instalación de fabricación integrada de dispositivos del país, que abarca diseño, fabricación, encapsulado, pruebas y garantía de fiabilidad. Antes fue Semiconductor Complex Limited, una empresa pública, y se convirtió en laboratorio bajo el Departamento del Espacio el 1 de septiembre de 2006. Su control administrativo pasó del Departamento del Espacio al MeitY mediante una notificación del 7 de febrero de 2022. El informe de IANS de 2018 describe a SCL como perteneciente a ISRO, lo que concuerda con los años en que estuvo bajo el Departamento del Espacio.

SCL dice tener una línea de obleas de 8 pulgadas calificada según un estándar JEDEC en un nodo CMOS de 180 nm, con opciones de alimentación de 1,8 V, 1,8/3,3 V o 1,8/5 V y de cuatro a seis capas metálicas de aluminio, además de una línea de 6 pulgadas para dispositivos microelectromecánicos. Los comunicados del IIT Madras sitúan a SCL en Chandigarh y un comunicado de PIB lo sitúa en Mohali. Las plantas comerciales de chips aprobadas bajo la Misión de Semiconductores de la India, que son un programa distinto, se tratan en el artículo sobre la carrera de las fábricas de semiconductores.

IRIS, un controlador concebido en ISRO

IRIS significa Indigenous RISC-V Controller for Space Applications (controlador RISC-V autóctono para aplicaciones espaciales). El comunicado del IIT Madras dice que la idea partió de la Unidad de Sistemas Inerciales de ISRO (IISU) en Thiruvananthapuram, que propuso un controlador RISC-V de 64 bits y trabajó con el IIT Madras en la especificación. La configuración se fijó a partir de las necesidades comunes de los sensores y sistemas usados en las misiones de ISRO. Al núcleo SHAKTI se le añadieron memorias internas tolerantes a fallos y módulos a medida usados en sistemas espaciales: una unidad CORDIC (un bloque de hardware para el cálculo trigonométrico), temporizadores watchdog y buses serie avanzados. Varios modos de arranque e interfaces de ampliación de memoria dejan margen para misiones futuras. La página de tape-outs del proyecto indica que el núcleo es un diseño de clase C en CMOS de 180 nm, en un encapsulado de matriz de bolas de 17 mm por 17 mm y 219 pines.

El comunicado nombra cada eslabón de la cadena. SCL fabricó el chip. Tata Advanced Systems lo encapsuló en Perjenahalli, en Karnataka. PCB Power, en Gujarat, hizo la placa base, Syrma SGS, en Chennai, la ensambló y montó, y el IIT Madras escribió el software y lo arrancó. El director general de SCL, Kamaljeet Singh, dijo que el chip se fabricó con la tecnología de 180 nm de SCL, incluidos el diseño del marco de máscaras, la preparación del GDS y las pruebas, y que la validación a nivel de oblea se hizo en SCL con el equipo del IIT Madras.

El presidente de ISRO, el Dr. V. Narayanan, lo calificó de hito para “Make in India” en diseño y fabricación de semiconductores. También dijo:

Se prevé realizar pronto una prueba en vuelo de un producto basado en este controlador y se confirmará su rendimiento.

Ninguna de las fuentes consultadas para este artículo informa de un resultado de vuelo a 5 de noviembre de 2026.

El programa y las empresas a su alrededor

El 27 de abril de 2022 el MeitY anunció el programa Digital India RISC-V (DIR-V), con hitos de silicio comercial y victorias de diseño para SHAKTI y para los procesadores VEGA de C-DAC antes de diciembre de 2023. Kamakoti fue nombrado arquitecto jefe y S. Krishnakumar Rao, gestor del programa. El trabajo anterior de C-DAC en supercomputadoras se cuenta en el artículo sobre PARAM.

Un comunicado de PIB del 17 de noviembre de 2023 enumeró los tape-outs del programa: procesadores SHAKTI de 32 y 64 bits a 180 nm en SCL y a 22 nm en Intel, un procesador AJIT de 32 bits del IIT Bombay a 180 nm en SCL y procesadores VEGA a 130 nm en Silterra y, la versión de 64 bits, a 180 nm en SCL. El mismo comunicado decía que C-DAC había hecho una serie de placas de desarrollo ARIES sobre el chip VEGA. El 20 de marzo de 2025 el MeitY anunció el DIR-V Grand Challenge, con los procesadores VEGA y SHAKTI en su núcleo y solicitudes abiertas desde el 10 de abril.

Las empresas han empezado a construir sobre los núcleos. Las diapositivas del proyecto enumeran cinco empresas emergentes surgidas de la iniciativa, tres de ellas en 2021: Mindgrove, Securweave y Vyoma. El blog de RISC-V International de 2023 dice que Mindgrove usa núcleos SHAKTI en sus chips y que InCore Semiconductors desarrolla núcleos de procesador RISC-V. Mindgrove, fundada en 2021 e incubada en el IIT Madras, dice que lanzó su chip Secure IoT en mayo de 2024. La página de su producto indica un único núcleo SHAKTI de 64 bits de clase C a 700 MHz en un proceso de 28 nm, con cifrado por hardware, arranque seguro, placas de evaluación y módulos de formato sello.

Lo que el registro deja abierto

La etiqueta “primero” corresponde al anuncio del IIT Madras de 2018, que IANS informó como una descripción de los chips de SCL como el primer microprocesador RISC-V diseñado y fabricado por completo en la India. Kamakoti habló de forma más acotada un año después: “No hemos fabricado un microprocesador desde el IIT”, dijo, al describir los chips como muy pequeños en comparación con uno, y señaló que conseguir que un procesador arranque Linux era la parte más difícil.

La prueba en vuelo de IRIS que el presidente de ISRO describió como prevista en febrero de 2025 no tiene resultado publicado en las fuentes consultadas para este artículo a 5 de noviembre de 2026. Los tres chips de SCL son diseños de 180 nm, un proceso que SCL describe como su base, y la pieza de 28 nm de Mindgrove muestra los núcleos en un nodo más fino, aunque esas fuentes no dicen dónde se fabrica.