Skip to content
सिनॉप्सिस का कहना है कि AI ने चिप की बिजली खपत 25% तक घटाई और कैडेंस 10 गुना तक उत्पादकता का दावा करता है, जबकि यूसी सैन डिएगो की दोबारा जाँच में गूगल का अल्फ़ाचिप नौ में से सिर्फ़ तीन मामलों में पहले नंबर पर रहा
आर्टिफ़िशियल इंटेलिजेंस

सिनॉप्सिस का कहना है कि AI ने चिप की बिजली खपत 25% तक घटाई और कैडेंस 10 गुना तक उत्पादकता का दावा करता है, जबकि यूसी सैन डिएगो की दोबारा जाँच में गूगल का अल्फ़ाचिप नौ में से सिर्फ़ तीन मामलों में पहले नंबर पर रहा

चित्रण: tuput

हिन्दी

गूगल, सिनॉप्सिस, कैडेंस और एनवीडिया ने चिप डिज़ाइन में AI के अपने-अपने आँकड़े छापे हैं, 5% छोटे डाई से लेकर 50 गुना तेज़ वेरिफ़िकेशन तक। इनमें लगभग सभी आँकड़े ख़ुद इन कंपनियों के हैं, और जो एक विस्तृत बाहरी दोबारा जाँच हुई, गूगल के अल्फ़ाचिप की, उस पर गूगल असहमत है।

· · 9 मिनट का पठन

सिनॉप्सिस 7 फ़रवरी 2023 से कह रहा है कि अपने DSO.ai टूल का 100 व्यावसायिक चिपों पर इस्तेमाल करने वाले ग्राहकों ने कुल बिजली खपत में 25% तक की कमी और 3 गुना से ज़्यादा उत्पादकता देखी। ये आँकड़े सिनॉप्सिस के हैं, और चिप डिज़ाइन में आर्टिफ़िशियल इंटेलिजेंस के ज़्यादातर बड़े आँकड़े भी ऐसे ही हैं: कैडेंस की 10 गुना तक उत्पादकता, घंटों में पूरे हुए गूगल के लेआउट, एनवीडिया के 25% छोटे एडर। इनमें से किसी की भी मुख्य बाहरी जाँच, गूगल के अल्फ़ाचिप को यूसी सैन डिएगो द्वारा दोबारा चलाना, इस नतीजे पर पहुँची कि नौ परीक्षण-मामलों में से तीन में अल्फ़ाचिप की प्रॉक्सी लागत सबसे कम थी। प्रॉक्सी लागत लेआउट का एक मिला-जुला स्कोर है।

टेप-आउट वह क्षण है जब चिप का तैयार डिज़ाइन कारख़ाने को जाता है। EDA, यानी इलेक्ट्रॉनिक डिज़ाइन ऑटोमेशन, वह सॉफ़्टवेयर है जिससे इंजीनियर सर्किट का लेआउट बनाते और उसे जाँचते हैं। सिनॉप्सिस और कैडेंस इसे बेचते हैं।

गूगल के मुताबिक़ अल्फ़ाचिप क्या करता है

अन्ना गोल्डी और अज़ालिया मिर्होसेनी की लिखी गूगल डीपमाइंड की 26 सितंबर 2024 की पोस्ट ने एक रीइनफ़ोर्समेंट-लर्निंग विधि को, यानी जो आज़माइश और इनाम से सीखती है, अल्फ़ाचिप नाम दिया। यह विधि चिप पर मैक्रो कहलाने वाले बड़े सर्किट-खंडों को रखने के लिए है। पोस्ट कहती है कि वह ऐसे लेआउट बनाती है जो इंसानी मेहनत के हफ़्तों या महीनों की जगह घंटों में अतिमानवीय या बराबरी के होते हैं। वह गूगल के TPU AI एक्सेलरेटर की पिछली तीन पीढ़ियों (v5e, v5p और ट्रिलियम) और गूगल के पहले आर्म-आधारित डेटा-सेंटर CPU, एक्सियॉन, को ऐसे चिपों के रूप में गिनाती है जिन्होंने इसका इस्तेमाल किया। मीडियाटेक का कहना है कि उसने अल्फ़ाचिप को अपने सबसे उन्नत चिपों तक बढ़ाया।

यह विधि पहली बार 2021 में नेचर में छपी थी। 2024 की पोस्ट के साथ नेचर का एक परिशिष्ट और एक जारी किया गया पहले से प्रशिक्षित चेकपॉइंट आया, जो मॉडल के भारों का सहेजा हुआ सेट होता है। उसके पाठ में तारों की लंबाई का कोई आँकड़ा नहीं है, क्योंकि TPU के फ़ायदे सिर्फ़ चार्टों में दिखते हैं, और जिन पाँच शोधकर्ताओं को वह उद्धृत करती है वे सब काम की तारीफ़ करते हैं।

वह दोबारा जाँच जो असहमत निकली

यूसी सैन डिएगो के चुंग-कुआन चेंग, एंड्रयू काहंग और तीन सहकर्मियों ने अपना पहला आकलन 21 फ़रवरी 2023 को डाला और इसे चिप-लेआउट संगोष्ठी ISPD 2023 में प्रस्तुत किया। उनका 10 मार्च 2026 का संशोधन एक मज़बूत सिम्युलेटेड एनीलिंग बेसलाइन जोड़ता है, जो एक सामान्य-उद्देश्य खोज विधि है, और नए बेंचमार्क भी। प्रॉक्सी लागत पर लेखक रिपोर्ट करते हैं कि नौ में से छह मामलों में सिम्युलेटेड एनीलिंग सबसे अच्छी रही, दो में गूगल के चेकपॉइंट से फ़ाइन-ट्यून किया गया अल्फ़ाचिप, और एक में शुरू से प्रशिक्षित अल्फ़ाचिप। 532 मैक्रो वाले सबसे बड़े स्केल किए गए डिज़ाइन पर सिम्युलेटेड एनीलिंग ने डिटेल्ड-प्लेसमेंट में तारों की लंबाई 3,423,907 माइक्रोमीटर दी, जबकि अल्फ़ाचिप ने 3,893,091। 45 नैनोमीटर के एरियन डिज़ाइन पर उनकी तालिका III में सिम्युलेटेड एनीलिंग 11.52 घंटे लेती है और अल्फ़ाचिप 8 GPU पर 36.18 घंटे। पेपर के अनुसार, नवंबर 2025 तक नेचर के दावों का दूसरों द्वारा कोई सफल पुनरुत्पादन सम्मेलनों या पत्रिकाओं में नहीं छपा है।

नेचर ने 20 सितंबर 2023 को एक संपादकीय टिप्पणी जोड़ी कि “इस लेख के प्रदर्शन-संबंधी दावों पर सवाल उठाए गए हैं।” अगले दिन उसने काहंग की एक टिप्पणी वापस ले ली, जिन्होंने गूगल के पेपर की समीक्षा भी की थी और, वापसी की सूचना के अनुसार, अपनी राय बदल ली थी। गूगल डीपमाइंड के ज़ूबिन घहरामानी ने रिट्रैक्शन वॉच से कहा कि कंपनी पीयर-रिव्यू हुए नतीजों के साथ खड़ी है।

गोल्डी, मिर्होसेनी और जेफ़ डीन का गूगल की ओर से जवाब (15 नवंबर 2024) कहता है कि यूसी सैन डिएगो की टीम ने विधि को पहले से प्रशिक्षित नहीं किया, नेचर की व्यवस्था के 512 के मुक़ाबले 26 अनुभव-संग्राहक और 16 के मुक़ाबले 8 GPU इस्तेमाल किए, अभिसरण तक प्रशिक्षण नहीं दिया और प्रतिनिधि न होने वाले परीक्षण-मामले चुने। वह यह भी नोट करता है कि ISPD के आमंत्रित पेपरों का पीयर-रिव्यू नहीं होता। गूगल यह भी कहता है कि नेचर ने अपनी जाँच अप्रैल 2024 में पूरी की और उसी सितंबर संपादकीय टिप्पणी हटा दी, जैसा कि गूगल की समय-रेखा के बारे में SDxCentral के वृत्तांत में है।

इगोर मार्कोव का अलग मेटा-विश्लेषण, जो जून 2023 से arXiv पर है, इस नतीजे पर पहुँचता है कि गूगल की विधि इंसानी डिज़ाइनरों, सिम्युलेटेड एनीलिंग और व्यावसायिक सॉफ़्टवेयर से पीछे रहती है, और कि कार्यविधि और रिपोर्टिंग की ग़लतियाँ नेचर के पेपर को कमज़ोर करती हैं। गोल्डी, मिर्होसेनी और डीन जवाब देते हैं कि मार्कोव जिन पेपरों का विश्लेषण करते हैं उनमें से एक के सह-लेखक ख़ुद मार्कोव थे, जिसका उनके अनुसार वे खुलासा नहीं करते।

सिनॉप्सिस और कैडेंस क्या छापते हैं

सिनॉप्सिस की फ़रवरी 2023 की विज्ञप्ति में तीन तरह के आँकड़े हैं। समग्र दावे पहले 100 टेप-आउटों में 3 गुना से ज़्यादा उत्पादकता और कुल बिजली में 25% तक की कमी के हैं, और 25% के लिए किसी ग्राहक का नाम नहीं है। SK हाइनिक्स के SoC प्रमुख जुनह्युन चुन को एक परियोजना पर सेल-क्षेत्रफल में 15% कटौती और डाई में 5% सिकुड़न के बारे में उद्धृत किया गया है। STमाइक्रोइलेक्ट्रॉनिक्स के फ़िलिप दिऑदिगियर को माइक्रोसॉफ़्ट के एज़्योर क्लाउड पर बिजली, प्रदर्शन और क्षेत्रफल के समझौतों की खोज में 3 गुना से ज़्यादा तेज़ी के बारे में उद्धृत किया गया है।

कैडेंस के सेरेब्रस टूल की जून 2022 की विज्ञप्ति में मीडियाटेक के हैरिसन शिह एक SoC ब्लॉक पर 5% छोटे डाई और 6% से ज़्यादा कम बिजली की रिपोर्ट करते हैं। रेनेसास ने एक CPU डिज़ाइन पर टोटल नेगेटिव स्लैक में, जो एक टाइमिंग माप है, 75% सुधार और एक माइक्रोकंट्रोलर पर कम लीकेज पावर की रिपोर्ट की, जिसका कोई प्रतिशत नहीं दिया गया। जून 2024 में कैडेंस ने कहा कि सैमसंग SF2 डिज़ाइन पर सेरेब्रस ने सबसे अच्छे बेसलाइन फ़्लो के मुक़ाबले लीकेज पावर 10% से ज़्यादा घटाई। ये एकल ब्लॉक या परियोजनाएँ हैं जिन्हें जारी करने के लिए चुना गया। tuput को DSO.ai या सेरेब्रस का कोई स्वतंत्र बेंचमार्क नहीं मिला।

2026 की पेशकश एजेंट हैं

कैडेंस ने अपना चिपस्टैक एजेंट 10 फ़रवरी 2026 को लॉन्च किया, जिसमें कोडिंग और वेरिफ़िकेशन में 10 गुना तक उत्पादकता का दावा है, और शुरुआती इस्तेमाल अल्टेरा, एनवीडिया, क्वालकॉम और टेन्सटॉरेंट में है। tuput ने जो कवरेज पढ़ी, उसमें ग्राहक चुनिंदा परियोजनाओं पर वेरिफ़िकेशन 4 से 10 गुना तेज़ बताते हैं, किसी नामित कंपनी से जुड़ा आँकड़ा दिए बिना। 18 अगस्त 2026 तक, कैडेंस के पॉल कनिंघम ने कहा, लगभग 25 ठोस तैनातियाँ थीं, हर एक में दर्जनों से सैकड़ों उपयोगकर्ता। उन्होंने पाँच हफ़्ते के काम के घटकर एक हफ़्ते में हो जाने का हवाला दिया, और कहा कि अंतिम साइन-ऑफ़ अब भी इंसान और बिना-एजेंट वाले टूल संभालते हैं।

सिनॉप्सिस की 28 सितंबर 2026 की विज्ञप्ति एजेंटइंजीनियर और ऑटोपायलट का नाम लेती है, और 50 गुना तक तेज़ वेरिफ़िकेशन क्लोज़र और 20% ज़्यादा कवरेज का दावा करती है। फ़ुजित्सु के तोशियो योशिदा को RTL बनाने में 10% से 30% उत्पादकता बढ़ोतरी के बारे में उद्धृत किया गया है। RTL वह कोड है जो सर्किट के व्यवहार का वर्णन करता है। सिनॉप्सिस 50 से ज़्यादा जुड़ाव गिनता है और 2026 के अंत तक उपलब्धता की योजना बनाता है। ये सिनॉप्सिस और साझेदारों के आँकड़े हैं, और tuput को इनका कोई बाहरी बेंचमार्क नहीं मिला। बाहरी परीक्षक आम तौर पर कोडिंग एजेंटों को कैसे आँकते हैं, यह AI एजेंटों की स्वतंत्र परीक्षाओं पर हमारे लेख में है।

एनवीडिया AI से डिज़ाइन करता है, और ख़ुद ही नापता है

एनवीडिया के PrefixRL काम ने एडरों और ऐसे ही सर्किटों पर रीइनफ़ोर्समेंट लर्निंग का इस्तेमाल किया। उसके 8 जुलाई 2022 के ब्लॉग के अनुसार सबसे अच्छे 64-बिट एडर का क्षेत्रफल उसी देरी पर एक अत्याधुनिक EDA टूल के बनाए एडर से 25% कम था, और हॉपर GPU आर्किटेक्चर में AI-डिज़ाइन किए सर्किटों के लगभग 13,000 उदाहरण हैं। साथ का पेपर उसी देरी पर क्षेत्रफल में 16.0% (32-बिट) और 30.2% (64-बिट) तक की कमी देता है। ब्लॉग के अनुसार 64-बिट वाले मामले के प्रशिक्षण में 32,000 से ज़्यादा GPU घंटे लगे, हर GPU के लिए 256 CPU के साथ।

ChipNeMo, एनवीडिया के 42 लेखकों का पेपर, जो पहली बार 31 अक्तूबर 2023 को डाला गया, बड़े भाषा मॉडलों को, यानी चैटबॉट के पीछे वाली क़िस्म को, चिप डिज़ाइन के लिए ढालता है। वह एक इंजीनियरिंग-सहायक चैटबॉट के लिए 7 अंकों के पैमाने पर 6.0 और सरल EDA स्क्रिप्टों पर 70% से ज़्यादा सटीकता रिपोर्ट करता है। उसका सार कहता है कि सबसे बड़े मॉडल ने तीन में से दो उपयोग-मामलों पर GPT-4 को हराया। परीक्षण एनवीडिया की अपनी टीम ने चलाए।

भारतीय डिज़ाइनर कहाँ बैठते हैं

प्रेस इन्फ़ॉर्मेशन ब्यूरो (PIB) ने 27 जनवरी 2026 को बताया कि डिज़ाइन लिंक्ड इंसेंटिव योजना 24 स्टार्टअप को सहारा देती है, जिनके 16 टेप-आउट पूरे हुए और उनसे छह चिप बने, 12 नैनोमीटर तक के उन्नत नोड पर। उसने उन्नत EDA टूलों के लगभग 2.25 करोड़ (22.5 मिलियन) घंटों के इस्तेमाल की भी गिनती की। 15 जुलाई 2026 की एक PIB विज्ञप्ति उद्योग-मानक EDA टूलों तक पहुँच 105 स्टार्ट-अप और MSME के पास, और 315 विश्वविद्यालयों के पास बताती है जो उन पर छात्रों को प्रशिक्षित करते हैं, अब तक लगभग 68,000 को। किसी भी विज्ञप्ति में यह नहीं कहा गया कि इन टूलों में AI फ़ीचर शामिल हैं या नहीं, और tuput को DSO.ai या सेरेब्रस के किसी भारतीय ग्राहक का आँकड़ा नहीं मिला। यह योजना उन कारख़ानों के साथ चलती है जिनकी चर्चा भारत के चिप फ़ैब पर हमारी रिपोर्ट में है।

इन कंपनियों की भारत में बड़ी टीमें हैं। 22 जुलाई 2025 की एक DIGITIMES रिपोर्ट कहती है कि सिनॉप्सिस के पास बेंगलुरु, हैदराबाद और नोएडा में 6,000 से ज़्यादा इंजीनियर हैं, और उसकी एजेंट तकनीकें मुख्य रूप से उन्हीं शहरों की टीमें बनाती हैं। कनिंघम ने अनुमान लगाया कि कैडेंस के वैश्विक कार्यबल का लगभग एक-तिहाई भारत में है। 2024 में स्थापित AI चिप-वेरिफ़िकेशन स्टार्टअप VerifAIX ने 16 सितंबर 2026 को 5 मिलियन डॉलर (48 करोड़ रुपये) के सीड दौर की घोषणा की, जिसकी सह-अगुवाई एंडिया पार्टनर्स और ब्लूहिल VC ने की, और वह अमेरिका, भारत और इज़राइल में इंजीनियरिंग टीमें बढ़ाने की योजना बनाता है। tuput ने जो कवरेज पढ़ी वह उसके उत्पाद का कोई प्रदर्शन-आँकड़ा नहीं देती।

क्या स्वतंत्र रूप से नापा गया है और क्या नहीं

इस लेख में दो मूल्यांकन कंपनियों के बाहर के लोगों ने किए, यूसी सैन डिएगो की दोबारा जाँच और मार्कोव का विश्लेषण, और गूगल दोनों से असहमत है। बाक़ी कंपनियों की प्रेस विज्ञप्तियाँ और उन ग्राहकों के उद्धरण हैं जिन्होंने अपना नाम देना चुना। सिनॉप्सिस 2026 के अंत तक एजेंटइंजीनियर जारी करने की योजना बना रहा है।

Share
Copied!

स्रोत और आगे पढ़ने के लिए

  1. Google DeepMind: How AlphaChip transformed computer chip design (26 September 2024)
  2. Cheng, Kahng, Kundu, Wang and Wang: An Updated Assessment of Reinforcement Learning for Macro Placement (arXiv 2302.11014, v3 of 10 March 2026)
  3. Igor L. Markov: The False Dawn, Reevaluating Google's Reinforcement Learning for Chip Macro Placement (arXiv 2306.09633, v10 of 28 September 2024)
  4. Goldie, Mirhoseini and Dean: That Chip Has Sailed, A Critique of Unfounded Skepticism Around AI for Chip Design (arXiv 2411.10053, 15 November 2024)
  5. Retraction Watch: Nature flags doubts over Google AI study, pulls commentary (26 September 2023)
  6. SDxCentral: Google DeepMind publishes paper refuting criticism of AI chip design platform AlphaChip
  7. Synopsys: AI-designed Chips Reach Scale with First 100 Commercial Tape-outs Using Synopsys Technology (7 February 2023)
  8. EE Journal: Cadence Cerebrus AI-Based Solution Delivers Transformative Results on Next-Generation Customer Designs (9 June 2022)
  9. CXOToday: Cadence and Samsung Foundry Accelerate Chip Innovation for Advanced AI and 3D-IC Applications (June 2024)
  10. Converge Digest: Cadence launches ChipStack AI Super Agent (10 February 2026)
  11. CXO Digitalpulse: Cadence expands India role as AI agents compress semiconductor design cycles (18 August 2026)
  12. Synopsys release via StockTitan: Synopsys powers autonomous engineering with a broad portfolio of AgentEngineer solutions (28 September 2026)
  13. Converge Digest: Synopsys unveils AgentEngineer and Autopilot platform for autonomous engineering (29 September 2026)
  14. NVIDIA Technical Blog: Designing Arithmetic Circuits with Deep Reinforcement Learning (8 July 2022)
  15. Roy and others (NVIDIA): PrefixRL, Optimization of Parallel Prefix Circuits using Deep Reinforcement Learning (arXiv 2205.07000)
  16. Liu and others (NVIDIA): ChipNeMo, Domain-Adapted LLMs for Chip Design (arXiv 2311.00176, v5 of 4 April 2024)
  17. PIB: Union Minister interacts with semiconductor chip design companies approved under the DLI Scheme (27 January 2026)
  18. PIB: Cabinet approves Semicon 2.0, with an outlay of Rs 1,27,500 crore (15 July 2026)
  19. Design And Reuse: Synopsys strengthens India's role with push for world's first AI-based chip foundry (22 July 2025)
  20. Startup Feed: VerifAIX raises $5 Mn to verify AI-made chip designs (16 September 2026)

यह लेख AI उपकरणों की सहायता से शोधित और लिखा गया है, और सटीकता के लिए संपादित किया गया है। यह केवल सामान्य जानकारी और चर्चा के लिए है, पेशेवर सलाह नहीं। हमारे संपादकीय मानक और अस्वीकरण देखें। कोई त्रुटि मिली? हमें बताएँ।

#ai in chip design#alphachip#synopsys dso.ai#cadence cerebrus#nvidia chipnemo#eda software#design linked incentive#india semiconductor mission

अच्छा लगा? अगला लेख पाएँ।

एक बार में एक अच्छा लेख, सीधे आपके इनबॉक्स में। कोई स्पैम नहीं, जब चाहें अनसब्सक्राइब करें।

इसी श्रेणी में और: आर्टिफ़िशियल इंटेलिजेंस
भारत के मंज़ूर 12 चिप प्लांट में से पाँच अब चल रहे हैं, पर पाँचों चिपों की पैकेजिंग करते हैं और पहला फ़ैब 2028 में आना है
गुजरात से ओडिशा तक बारह चिप प्लांट मंज़ूर हैं और पाँच ने शिपमेंट शुरू कर दिया है, ताज़ा दो 17 सितंबर को। पहला फ़ैब, ढोलेरा में, 2028 से पहले नहीं आना है, और जिस चिप पीढ़ी से वह शुरू होगा उस पर सवाल उठे हैं।
Scale के SWE-Bench Pro बोर्ड पर सबसे अच्छा कोडिंग एजेंट 61.5% पर है, मेंटेनर टेस्ट पास करने वाले कई फ़िक्स ठुकरा देते हैं, और METR का कहना है कि उसका ताज़ा ट्रायल यह नहीं दिखा सकता कि एजेंट कितना समय बचाते हैं
बेंचमार्क कहते हैं कि एजेंट मज़बूत हैं। मेंटेनर, एक रैंडमाइज़्ड ट्रायल और घटना-रिपोर्टों का ढेर कहते हैं कि तस्वीर ज़्यादा तंग है। यहाँ देखिए कि हर आँकड़ा असल में क्या नापता है।
सर्वम ने 1.5 अरब डॉलर के मूल्यांकन पर 23.4 करोड़ डॉलर जुटाए और दो ओपन मॉडल जारी किए, लेकिन सरकार की अगस्त वाली लॉन्च हुए मॉडलों की सूची में सोकेट एआई और गैन.एआई का नाम नहीं है, जिन्हें 287 करोड़ रुपये की स्वीकृत मदद मिली है
2025 में सरकार के चुने चार स्टार्टअपों में से दो ने अपने मॉडल सार्वजनिक किए हैं। बाक़ी क्षेत्र प्रीव्यू, योजनाओं और ऐसे स्कोरों का मिश्रण है जो बनाने वालों ने ख़ुद चलाए।
← सभी लेख