Synopsys称AI最多可将芯片功耗降低25%，Cadence宣称生产力最高提升10倍，而加州大学圣迭戈分校的复测只在九个案例中的三个里让谷歌的AlphaChip排第一

Synopsys自2023年2月7日起一直表示，在100款商用芯片上使用其DSO.ai工具的客户，总功耗最多降低25%，生产力提高三倍以上。这些数字出自Synopsys自己，AI芯片设计的大多数头条数字也都是这样：Cadence最高10倍的生产力，谷歌几小时完成的布局，英伟达缩小25%的加法器。对其中任何一个数字做的主要外部检验，是加州大学圣迭戈分校对谷歌AlphaChip的重跑，结果是在九个测试案例中，只有三个里AlphaChip的代理成本（一种综合的布局评分）最低。

流片（tape-out）是一份完成的芯片设计送交工厂的时刻。EDA是电子设计自动化的简称，指工程师用来布局和检查电路的软件。Synopsys和Cadence出售这类软件。

谷歌说AlphaChip做了什么

谷歌DeepMind在2024年9月26日发表的文章，由Anna Goldie和Azalia Mirhoseini撰写，为一种强化学习方法定名为AlphaChip，强化学习就是靠试错和奖励来学习的方法，用来在芯片上放置称为宏模块的大型电路块。文章称，它能在几小时内生成超过人类或与人类相当的布局，而人工需要几周甚至几个月。文中点名最近三代谷歌TPU AI加速器（v5e、v5p和Trillium）以及谷歌首款基于Arm的数据中心CPU Axion，是用过它的芯片。联发科说，已把AlphaChip扩展用于其最先进的芯片。

这一方法最早于2021年发表在《自然》上。2024年的文章附带一份《自然》的补充说明和一个公开的预训练检查点，也就是一组保存下来的模型权重。文中没有给出线长数字，TPU上的收益只出现在图表里，所引用的五位研究者也全都称赞这项工作。

提出异议的复测

加州大学圣迭戈分校的Chung-Kuan Cheng、Andrew Kahng和另外三位同事，于2023年2月21日发布了他们的首次评估，并在芯片布局研讨会ISPD 2023上做了报告。2026年3月10日的修订版加入了更强的模拟退火基线（一种通用的搜索方法）和新的基准测试。在代理成本上，作者报告模拟退火在九个案例中的六个最好，从谷歌检查点微调的AlphaChip在两个最好，从头训练的AlphaChip在一个最好。在最大的缩放设计（532个宏模块）上，模拟退火得到的详细布局线长为3,423,907微米，AlphaChip为3,893,091微米。在45纳米的Ariane设计上，他们的表III显示，在8块GPU上模拟退火用时11.52小时，AlphaChip用时36.18小时。论文称，截至2025年11月，其他人对《自然》论文结论的成功复现，还没有在会议或期刊上发表过。

《自然》于2023年9月20日加了一条编辑部说明，称“这篇文章中的性能主张已受到质疑”。次日，它撤下了Kahng的一篇评论文章；Kahng也曾审阅过谷歌的那篇论文，据撤稿通告所说，他改变了看法。谷歌DeepMind的Zoubin Ghahramani对撤稿观察（Retraction Watch）说，公司坚持经过同行评审的结果。

谷歌的回应由Goldie、Mirhoseini和Jeff Dean于2024年11月15日发表，称圣迭戈分校的团队没有对该方法做预训练，用了26个经验收集器，而《自然》论文的设置是512个，用了8块GPU，而不是16块，没有训练到收敛，并使用了不具代表性的测试案例。回应指出，受邀的ISPD论文不经同行评审。谷歌还说，《自然》在2024年4月完成了调查，并于当年9月撤掉了那条编辑部说明，这是SDxCentral对谷歌所述时间线的转述。

Igor Markov另行做的元分析，自2023年6月起就在arXiv上，结论是谷歌的方法逊于人类设计师、模拟退火和商用软件，并认为实施和报告中的错误损害了《自然》那篇论文。Goldie、Mirhoseini和Dean回应说，Markov分析的论文中有一篇是Markov本人合著的，他们说他没有披露这一点。

Synopsys和Cadence公布了什么

Synopsys 2023年2月的发布稿里有三类数字。汇总的说法是，在最初100次流片中，生产力提高三倍以上，总功耗最多降低25%，25%这一项没有点名客户。SK hynix的SoC负责人Junhyun Chun被引述的是，一个项目中单元面积减少15%，芯片面积缩小5%。意法半导体的Philippe d’Audigier被引述的是，在微软Azure云上，对功耗、性能、面积取舍的探索快了三倍以上。

Cadence 2022年6月为其Cerebrus工具发布的稿子里，联发科的Harrison Hsieh报告说，一个SoC模块的芯片面积缩小5%，功耗降低6%以上。瑞萨报告说，一款CPU设计的总负时序裕量（一种时序指标）改善75%，一款微控制器的漏电功耗降低，但未给出百分比。2024年6月，Cadence说，在三星SF2的一个设计上，Cerebrus相对最佳基线流程，把漏电功耗降低了10%以上。这些都是为发布而挑选的单个模块或项目。tuput没有找到对DSO.ai或Cerebrus的独立基准测试。

智能体是2026年的卖点

Cadence于2026年2月10日推出其ChipStack智能体，宣称编码和验证的生产力最高提升10倍，早期使用者有Altera、英伟达、高通和Tenstorrent。在tuput读到的报道中，客户称在选定的项目上验证快了4倍到10倍，没有哪个数字对应到具体的公司。到2026年8月18日，Cadence的Paul Cunningham说，已有约25个较大规模的部署，每个有几十到几百名用户。他举例说，一项五周的任务缩短到一周，并说最终签核仍由人和非智能体工具负责。

Synopsys 2026年9月28日的发布稿点出了AgentEngineer和Autopilot，宣称验证收敛最高快50倍，覆盖率提高20%。富士通的Toshio Yoshida被引述的是，在生成RTL（描述电路行为的代码）方面，生产力提高10%到30%。Synopsys称有50多项合作，计划在2026年底前上市。这些是Synopsys及其合作伙伴的数字，tuput没有找到对它们的外部基准测试。外部测试者如何评价编码智能体，见我们关于AI智能体独立测试的文章。

英伟达用AI做设计，也自己来测

英伟达的PrefixRL工作用强化学习设计加法器和类似电路。它2022年7月8日的博客称，最好的64位加法器在相同延迟下，面积比最先进EDA工具做出的小25%，而且Hopper GPU架构中有近13,000个AI设计的电路实例。随附的论文给出的是，相同延迟下面积最多小16.0%（32位）和30.2%（64位）。博客称，训练64位的情形用了超过32,000个GPU小时，每块GPU配256个CPU。

ChipNeMo是一篇由42位英伟达作者撰写、2023年10月31日首次发布的论文，把大语言模型（聊天机器人背后的那类模型）调整用于芯片设计。它报告说，一个工程助手聊天机器人在7分制上得6.0分，在简单的EDA脚本上正确率超过70%。摘要称，最大的模型在三个用例中的两个里胜过GPT-4。测试由英伟达自己的团队进行。

印度的设计者处在什么位置

印度新闻信息局（PIB）2026年1月27日报告，设计挂钩激励计划支持了24家初创企业，这些企业完成了16次流片，做出六款芯片，工艺最先进达12纳米。它还统计，先进EDA工具的使用时长约2,250万小时（2.25 crore小时）。PIB 2026年7月15日的一份发布稿称，获得行业标准EDA工具的有105家初创企业和中小微企业，另有315所大学用这些工具培训学生，目前约68,000人。两份发布稿都没有说这些工具是否含有AI功能，tuput也没有找到印度客户使用DSO.ai或Cerebrus的数字。该计划与我们关于印度芯片工厂的报道所述的工厂相互配合。

这些厂商在印度有庞大的团队。DIGITIMES 2025年7月22日的一篇报道称，Synopsys在班加罗尔、海得拉巴和诺伊达有6,000多名工程师，其智能体技术主要由这几座城市的团队开发。Cunningham估计，Cadence全球员工约三分之一在印度。VerifAIX是一家2024年成立的AI芯片验证初创企业，于2026年9月16日宣布完成500万美元（4.8亿卢比，48 crore）种子轮融资，由Endiya Partners和Bluehill VC共同领投，并计划在美国、印度和以色列扩充工程团队。tuput读到的报道没有给出其产品的性能数字。

哪些有独立测量，哪些没有

本文中有两项评估由公司之外的人做出，即圣迭戈分校的复测和Markov的分析，谷歌对两者都有异议。其余的是厂商的新闻稿，以及愿意具名的客户的引述。Synopsys计划在2026年底前发布AgentEngineer。