Synopsys dice que la IA redujo hasta un 25% el consumo de los chips y Cadence afirma una productividad de hasta 10 veces, mientras que una nueva prueba de la UC San Diego situó al AlphaChip de Google en primer lugar solo en tres de nueve casos

Synopsys sostiene desde el 7 de febrero de 2023 que los clientes que usaron su herramienta DSO.ai en 100 chips comerciales lograron hasta un 25% menos de potencia total y más de 3 veces de productividad. Esas cifras salen de Synopsys, como la mayoría de las cifras destacadas sobre inteligencia artificial en el diseño de chips: hasta 10 veces de productividad según Cadence, diseños de Google terminados en horas, sumadores de NVIDIA un 25% más pequeños. La principal comprobación externa de cualquiera de ellas, una repetición del AlphaChip de Google por la UC San Diego, halló que AlphaChip tenía el menor coste sustituto, una puntuación compuesta del diseño, en tres de nueve casos de prueba.

Un tape-out es el momento en que el diseño terminado de un chip pasa a la fábrica. EDA, siglas de automatización del diseño electrónico, es el software que los ingenieros usan para trazar y comprobar circuitos. Synopsys y Cadence lo venden.

Lo que dice Google que hace AlphaChip

La entrada de Google DeepMind del 26 de septiembre de 2024, de Anna Goldie y Azalia Mirhoseini, dio el nombre de AlphaChip a un método de aprendizaje por refuerzo, es decir, que aprende por ensayo y recompensa, para colocar en un chip los grandes bloques de circuito llamados macros. La entrada afirma que produce diseños superhumanos o comparables en horas, en lugar de las semanas o meses de esfuerzo humano. Nombra las tres últimas generaciones del acelerador de IA TPU de Google (v5e, v5p y Trillium) y Axion, la primera CPU de centro de datos de Google basada en Arm, como chips que lo usaron. MediaTek dice que lo extendió a sus chips más avanzados.

El método apareció por primera vez en Nature en 2021. La entrada de 2024 vino con una adenda de Nature y un punto de control preentrenado publicado, que es un conjunto guardado de pesos del modelo. Su texto no da cifras de longitud de cableado, ya que las mejoras de las TPU aparecen solo en gráficos, y los cinco investigadores que cita elogian todos el trabajo.

La repetición que discrepó

Chung-Kuan Cheng, Andrew Kahng y tres colegas de la UC San Diego publicaron su primera evaluación el 21 de febrero de 2023 y la presentaron en el ISPD 2023, un simposio sobre diseño físico de chips. Su revisión del 10 de marzo de 2026 añade una referencia más sólida de recocido simulado, un método de búsqueda de propósito general, y nuevos bancos de pruebas. En coste sustituto, los autores informan de que el recocido simulado fue el mejor en seis de nueve casos, AlphaChip ajustado a partir del punto de control de Google en dos y AlphaChip entrenado desde cero en uno. En el diseño escalado más grande, con 532 macros, el recocido simulado dio una longitud de cableado de colocación detallada de 3.423.907 micrómetros frente a 3.893.091 de AlphaChip. En el diseño Ariane a 45 nm, su Tabla III muestra que el recocido simulado tarda 11,52 horas y AlphaChip 36,18 horas con 8 GPU. Hasta noviembre de 2025, dice el artículo, no se ha publicado en congresos ni revistas ninguna reproducción exitosa por parte de otros de lo afirmado en Nature.

Nature añadió una nota editorial el 20 de septiembre de 2023 que decía que «las afirmaciones de rendimiento de este artículo han sido puestas en cuestión». Al día siguiente retiró un comentario de Kahng, que también había revisado el artículo de Google y, según el aviso de retractación, había cambiado de opinión. Zoubin Ghahramani, de Google DeepMind, dijo a Retraction Watch que la empresa respaldaba los resultados revisados por pares.

La respuesta de Google, de Goldie, Mirhoseini y Jeff Dean (15 de noviembre de 2024), dice que el equipo de la UC San Diego no preentrenó el método, usó 26 recolectores de experiencia frente a 512 en la configuración de Nature y 8 GPU frente a 16, no entrenó hasta la convergencia y usó casos de prueba poco representativos. Señala que los artículos invitados del ISPD no están revisados por pares. Google también dice que Nature terminó su investigación en abril de 2024 y retiró la nota editorial ese septiembre, según el relato de SDxCentral sobre la cronología de Google.

El metaanálisis independiente de Igor Markov, en arXiv desde junio de 2023, concluye que el método de Google queda por detrás de los diseñadores humanos, del recocido simulado y del software comercial, y que los errores en la realización y en la presentación de resultados socavan el artículo de Nature. Goldie, Mirhoseini y Dean responden que uno de los artículos que Markov analiza fue coescrito por el propio Markov, algo que, según ellos, él no declara.

Lo que publican Synopsys y Cadence

El comunicado de Synopsys de febrero de 2023 contiene tres tipos de cifra. Las afirmaciones agregadas son más de 3 veces de productividad y hasta un 25% menos de potencia total en los primeros 100 tape-outs, sin ningún cliente nombrado para el 25%. Se cita a Junhyun Chun, jefe de SoC de SK hynix, sobre una reducción del 15% en el área de celdas y un 5% menos de matriz en un proyecto. Se cita a Philippe d’Audigier, de STMicroelectronics, sobre una exploración más de 3 veces más rápida de los equilibrios entre potencia, rendimiento y área en la nube Azure de Microsoft.

En el comunicado de Cadence de junio de 2022 sobre su herramienta Cerebrus, Harrison Hsieh, de MediaTek, informa de una matriz un 5% más pequeña y más de un 6% menos de potencia en un bloque de SoC. Renesas informó de una mejora del 75% en la holgura negativa total, una medida de temporización, en un diseño de CPU, y de menor potencia de fuga en un microcontrolador sin dar porcentaje. En junio de 2024 Cadence dijo que Cerebrus redujo la potencia de fuga en más de un 10% frente al mejor flujo de referencia en un diseño Samsung SF2. Se trata de bloques o proyectos sueltos elegidos para el comunicado. tuput no encontró una evaluación comparativa independiente de DSO.ai ni de Cerebrus.

Los agentes son el argumento de 2026

Cadence lanzó su agente ChipStack el 10 de febrero de 2026, con la afirmación de hasta 10 veces de productividad en codificación y verificación, y uso temprano en Altera, NVIDIA, Qualcomm y Tenstorrent. En la cobertura que leyó tuput, los clientes informan de una verificación de 4 a 10 veces más rápida en proyectos seleccionados, sin una cifra ligada a una empresa con nombre. A 18 de agosto de 2026, Paul Cunningham, de Cadence, dijo que existían unas 25 implantaciones sustanciales, cada una con de decenas a cientos de usuarios. Citó una tarea de cinco semanas reducida a una, y dijo que los humanos y las herramientas sin agentes siguen encargándose de la aprobación final.

El comunicado de Synopsys del 28 de septiembre de 2026 nombra AgentEngineer y Autopilot, y afirma un cierre de la verificación hasta 50 veces más rápido y un 20% más de cobertura. Se cita a Toshio Yoshida, de Fujitsu, sobre una mejora de productividad del 10% al 30% al generar RTL, el código que describe el comportamiento de un circuito. Synopsys cuenta más de 50 colaboraciones y prevé la disponibilidad a finales de 2026. Son cifras de Synopsys y de sus socios, y tuput no encontró ninguna evaluación comparativa externa. Cómo valoran los evaluadores externos a los agentes de programación en general se trata en nuestro artículo sobre pruebas independientes de agentes de IA.

NVIDIA diseña con IA y se mide a sí misma

El trabajo PrefixRL de NVIDIA aplicó aprendizaje por refuerzo a sumadores y circuitos similares. Su blog del 8 de julio de 2022 dice que el mejor sumador de 64 bits tenía un 25% menos de área que uno de una herramienta EDA de última generación con el mismo retardo, y que la arquitectura de GPU Hopper tiene casi 13.000 instancias de circuitos diseñados con IA. El artículo que lo acompaña da hasta un 16,0% (32 bits) y un 30,2% (64 bits) menos de área con el mismo retardo. El blog dice que entrenar el caso de 64 bits llevó más de 32.000 horas de GPU, con 256 CPU por cada GPU.

ChipNeMo, un artículo de 42 autores de NVIDIA publicado por primera vez el 31 de octubre de 2023, adaptó grandes modelos de lenguaje, del tipo que está detrás de los chatbots, al diseño de chips. Informa de un 6,0 en una escala de 7 puntos para un chatbot asistente de ingeniería y de más de un 70% de acierto en scripts EDA sencillos. Su resumen dice que el modelo más grande superó a GPT-4 en dos de tres casos de uso. Las pruebas las hizo el propio equipo de NVIDIA.

Dónde encajan los diseñadores indios

La Oficina de Información de Prensa (PIB) informó el 27 de enero de 2026 de que el plan de Incentivos Ligados al Diseño apoya a 24 startups, y que las startups completaron 16 tape-outs que produjeron seis chips, en nodos tan avanzados como 12 nm. También contó unas 2,25 crore (22,5 millones) de horas de uso de herramientas EDA avanzadas. Un comunicado de la PIB del 15 de julio de 2026 sitúa el acceso a herramientas EDA de nivel industrial en 105 startups y pymes, y en 315 universidades que forman a estudiantes con ellas, unos 68.000 hasta ahora. Ninguno de los comunicados dice si las herramientas incluyen funciones de IA, y tuput no encontró cifras de clientes indios para DSO.ai ni Cerebrus. El plan va junto a las plantas que trata nuestro reportaje sobre las fábricas de chips de la India.

Los proveedores tienen grandes equipos en la India. Un informe de DIGITIMES del 22 de julio de 2025 dice que Synopsys tiene más de 6.000 ingenieros en Bengaluru, Hyderabad y Noida, y que sus tecnologías de agentes se desarrollan principalmente en esos equipos. Cunningham calculó que alrededor de un tercio de la plantilla mundial de Cadence está en la India. VerifAIX, una startup de verificación de chips con IA fundada en 2024, anunció el 16 de septiembre de 2026 una ronda semilla de 5 millones de dólares (Rs 48 crore, o 480 millones de rupias), codirigida por Endiya Partners y Bluehill VC, y prevé ampliar sus equipos de ingeniería en Estados Unidos, la India e Israel. La cobertura que leyó tuput no da cifras de rendimiento de su producto.

Lo que se mide de forma independiente y lo que no

Dos evaluaciones de este artículo fueron hechas por personas ajenas a las empresas, la repetición de la UC San Diego y el análisis de Markov, y Google rebate ambas. El resto son comunicados de prensa de proveedores y citas de clientes que decidieron dar su nombre. Synopsys prevé lanzar AgentEngineer a finales de 2026.