Skip to content
सिनॉप्सिस म्हणते एआयमुळे चिपची वीज २५ टक्क्यांपर्यंत घटली आणि केडन्स १० पट उत्पादकतेचा दावा करते, तर युसी सॅन डिएगोच्या फेरचाचणीत गुगलची AlphaChip नऊपैकी फक्त तीन प्रकरणांत पहिली आली
कृत्रिम बुद्धिमत्ता

सिनॉप्सिस म्हणते एआयमुळे चिपची वीज २५ टक्क्यांपर्यंत घटली आणि केडन्स १० पट उत्पादकतेचा दावा करते, तर युसी सॅन डिएगोच्या फेरचाचणीत गुगलची AlphaChip नऊपैकी फक्त तीन प्रकरणांत पहिली आली

चित्रण: tuput

मराठी

गुगल, सिनॉप्सिस, केडन्स आणि एनव्हिडिया यांनी चिप डिझाइनमधील एआयचे आकडे प्रसिद्ध केले आहेत, ५ टक्के लहान डाय पासून ५० पट वेगवान पडताळणीपर्यंत. यांपैकी जवळपास सर्व आकडे संबंधित कंपन्यांचेच आहेत, आणि गुगलच्या AlphaChip ची एकमेव सविस्तर बाहेरची फेरचाचणी गुगलला मान्य नाही.

· · 7 मिनिटांचे वाचन

सिनॉप्सिसचे म्हणणे ७ फेब्रुवारी २०२३ पासून असे आहे की १०० व्यावसायिक चिपांवर DSO.ai हे साधन वापरणाऱ्या ग्राहकांना एकूण वीज वापर २५ टक्क्यांपर्यंत कमी आणि उत्पादकता ३ पटींहून अधिक दिसली. हे आकडे सिनॉप्सिसकडून आलेले आहेत, आणि चिप डिझाइनमधील कृत्रिम बुद्धिमत्तेबद्दलचे बहुतेक ठळक आकडेही तसेच आहेत: केडन्सची १० पट उत्पादकतेपर्यंतची वाढ, गुगलचे काही तासांत पूर्ण झालेले आराखडे, एनव्हिडियाची २५ टक्के लहान ॲडर सर्किटे. यांपैकी कोणत्याही दाव्याची मुख्य बाहेरची तपासणी, म्हणजे युसी सॅन डिएगोने गुगलच्या AlphaChip ची केलेली फेरचाचणी, सांगते की नऊपैकी तीन चाचणी प्रकरणांत AlphaChip चा प्रॉक्सी खर्च, म्हणजे आराखड्याचा संमिश्र गुण, सर्वात कमी होता.

टेप-आउट म्हणजे तयार झालेला चिप डिझाइन कारखान्याकडे जाण्याचा क्षण. EDA, म्हणजे इलेक्ट्रॉनिक डिझाइन ऑटोमेशन, हे अभियंते सर्किटचा आराखडा मांडण्यासाठी आणि तपासण्यासाठी वापरतात ते सॉफ्टवेअर. सिनॉप्सिस आणि केडन्स ते विकतात.

AlphaChip काय करते असे गुगल म्हणते

अॅना गोल्डी आणि अझालिया मिरहोसेनी यांनी लिहिलेल्या २६ सप्टेंबर २०२४ च्या गुगल डीपमाइंडच्या पोस्टने एका रीइन्फोर्समेंट लर्निंग पद्धतीला, म्हणजे प्रयत्न आणि बक्षीस यांतून शिकणाऱ्या पद्धतीला, AlphaChip हे नाव दिले. चिपवर मॅक्रो नावाचे मोठे सर्किट ब्लॉक ठेवण्यासाठी ही पद्धत आहे. पोस्ट म्हणते की माणसांच्या आठवड्यांच्या किंवा महिन्यांच्या मेहनतीऐवजी ती काही तासांत माणसापेक्षा सरस किंवा त्याच्या बरोबरीचे आराखडे तयार करते. गुगलच्या TPU एआय प्रवेगकाच्या शेवटच्या तीन पिढ्या (v5e, v5p आणि Trillium) आणि Axion, म्हणजे गुगलचा पहिला आर्म-आधारित डेटा-सेंटर सीपीयू, या चिपांनी ती वापरली असे पोस्टमध्ये नाव घेऊन सांगितले आहे. मीडियाटेक म्हणते की तिने AlphaChip आपल्या सर्वात प्रगत चिपांपर्यंत वाढवली.

ही पद्धत प्रथम २०२१ मध्ये नेचरमध्ये आली. २०२४ ची पोस्ट नेचरच्या पुरवणीसह आणि पूर्वप्रशिक्षित चेकपॉइंटसह प्रसिद्ध झाली; चेकपॉइंट म्हणजे मॉडेलच्या वेट्सचा साठवलेला संच. तिच्या मजकुरात वायरलेंथचे आकडे नाहीत, कारण TPU मधील फायदे फक्त आलेखांत दिसतात, आणि तिने उद्धृत केलेले पाचही संशोधक कामाची स्तुती करतात.

मतभेद दाखवणारी फेरचाचणी

युसी सॅन डिएगोचे चुंग-कुआन चेंग, अँड्र्यू काहंग आणि त्यांचे तीन सहकारी यांनी आपले पहिले मूल्यांकन २१ फेब्रुवारी २०२३ रोजी प्रसिद्ध केले आणि चिप-लेआउट परिसंवाद ISPD २०२३ मध्ये सादर केले. १० मार्च २०२६ च्या त्यांच्या सुधारित आवृत्तीत अधिक सक्षम सिम्युलेटेड अॅनिलिंग बेसलाइन, म्हणजे एक सर्वसाधारण शोधपद्धत, आणि नवे बेंचमार्क जोडले आहेत. प्रॉक्सी खर्चावर, लेखकांच्या नोंदीनुसार, नऊपैकी सहा प्रकरणांत सिम्युलेटेड अॅनिलिंग सर्वोत्तम ठरली, गुगलच्या चेकपॉइंटवरून फाइन-ट्यून केलेली AlphaChip दोन प्रकरणांत, आणि सुरुवातीपासून प्रशिक्षित केलेली AlphaChip एका प्रकरणात. ५३२ मॅक्रो असलेल्या सर्वात मोठ्या प्रमाणबद्ध डिझाइनवर, सिम्युलेटेड अॅनिलिंगने डिटेल्ड-प्लेसमेंट वायरलेंथ ३,४२३,९०७ मायक्रोमीटर दिली, तर AlphaChip ची ३,८९३,०९१ होती. ४५ nm वरील Ariane डिझाइनवर, त्यांच्या तक्ता III नुसार, सिम्युलेटेड अॅनिलिंगला ११.५२ तास लागले आणि ८ GPU वर AlphaChip ला ३६.१८ तास. नोव्हेंबर २०२५ पर्यंत, पेपर म्हणतो, नेचरमधील दाव्यांचे इतरांनी केलेले यशस्वी पुनरुत्पादन परिषदांमध्ये किंवा नियतकालिकांमध्ये प्रसिद्ध झालेले नाही.

“या लेखातील कामगिरीच्या दाव्यांवर प्रश्नचिन्ह उभे केले गेले आहे” असे सांगणारी संपादकीय टीप नेचरने २० सप्टेंबर २०२३ रोजी जोडली. दुसऱ्या दिवशी काहंग यांचे एक भाष्य मागे घेतले गेले; काहंग यांनीही गुगलचा पेपर तपासला होता आणि, मागे घेण्याच्या नोटिसीनुसार, त्यांनी आपले मत बदलले होते. गुगल डीपमाइंडचे झुबीन घहरमानी यांनी रिट्रॅक्शन वॉचला सांगितले की समीक्षित निकालांच्या पाठीशी कंपनी ठाम आहे.

गोल्डी, मिरहोसेनी आणि जेफ डीन यांच्या गुगलच्या उत्तरात (१५ नोव्हेंबर २०२४) म्हटले आहे की युसी सॅन डिएगोच्या चमूने पद्धतीचे पूर्वप्रशिक्षण केले नाही, नेचरच्या मांडणीतील ५१२ च्या तुलनेत २६ अनुभव-संकलक वापरले आणि १६ च्या तुलनेत ८ GPU वापरले, अभिसरणापर्यंत प्रशिक्षण दिले नाही आणि प्रातिनिधिक नसलेली चाचणी प्रकरणे वापरली. आमंत्रित ISPD पेपरांचे समीक्षण होत नाही, असेही त्यात नमूद आहे. नेचरने आपली चौकशी एप्रिल २०२४ मध्ये पूर्ण केली आणि त्या सप्टेंबरमध्ये संपादकीय टीप काढून टाकली, असेही गुगल म्हणते; हे गुगलच्या घटनाक्रमाबद्दल एसडीएक्ससेंट्रलच्या वृत्तानुसार आहे.

इगोर मार्कोव्ह यांचे स्वतंत्र मेटा-विश्लेषण, जे जून २०२३ पासून arXiv वर आहे, असा निष्कर्ष काढते की गुगलची पद्धत मानवी डिझाइनर, सिम्युलेटेड अॅनिलिंग आणि व्यावसायिक सॉफ्टवेअर यांच्या मागे आहे, आणि आचरणातील व तक्रार करण्यातील चुका नेचरच्या पेपरला कमकुवत करतात. मार्कोव्ह ज्या पेपरांचे विश्लेषण करतात त्यांपैकी एक त्यांनी स्वतः सहलेखक म्हणून लिहिला होता, आणि ते त्याचा उल्लेख करत नाहीत, असे गोल्डी, मिरहोसेनी आणि डीन उत्तरात म्हणतात.

सिनॉप्सिस आणि केडन्स काय प्रसिद्ध करतात

सिनॉप्सिसच्या फेब्रुवारी २०२३ च्या प्रसिद्धीपत्रकात तीन प्रकारचे आकडे आहेत. एकत्रित दावे म्हणजे पहिल्या १०० टेप-आउटमध्ये ३ पटींहून अधिक उत्पादकता आणि एकूण वीज वापरात २५ टक्क्यांपर्यंत घट; या २५ टक्क्यांसाठी कोणताही ग्राहक नाव घेऊन सांगितलेला नाही. एका प्रकल्पावर सेल क्षेत्रफळात १५ टक्के घट आणि डाय ५ टक्के लहान झाल्याबद्दल एसके हायनिक्सचे सोसी प्रमुख जुनह्युन चुन यांना उद्धृत केले आहे. मायक्रोसॉफ्टच्या अझ्युर क्लाउडवर वीज, कामगिरी आणि क्षेत्रफळ यांच्या तडजोडींचा शोध ३ पटींहून अधिक वेगाने झाल्याबद्दल एसटीमायक्रोइलेक्ट्रॉनिक्सचे फिलिप दऑदिजिए यांना उद्धृत केले आहे.

केडन्सच्या Cerebrus साधनाबाबतच्या जून २०२२ च्या प्रसिद्धीपत्रकात मीडियाटेकचे हॅरिसन शिए एका SoC ब्लॉकवर डाय ५ टक्के लहान आणि वीज ६ टक्क्यांहून अधिक कमी झाल्याचे सांगतात. रेनेसासने एका सीपीयू डिझाइनवर एकूण नकारात्मक स्लॅकमध्ये, म्हणजे वेळेच्या मापनात, ७५ टक्के सुधारणा आणि एका मायक्रोकंट्रोलरवर लीकेज वीज कमी झाल्याचे सांगितले; त्यासाठी टक्केवारी दिलेली नाही. जून २०२४ मध्ये केडन्सने म्हटले की सॅमसंगच्या SF2 डिझाइनवर सर्वोत्तम बेसलाइन प्रवाहाच्या तुलनेत Cerebrus ने लीकेज वीज १० टक्क्यांहून अधिक कमी केली. हे प्रसिद्धीसाठी निवडलेले एकेक ब्लॉक किंवा प्रकल्प आहेत. DSO.ai किंवा Cerebrus ची स्वतंत्र बेंचमार्क चाचणी tuput ला सापडली नाही.

२०२६ चे आकर्षण एजंट

केडन्सने १० फेब्रुवारी २०२६ रोजी आपला ChipStack एजंट सुरू केला; कोडिंग आणि पडताळणीत १० पटींपर्यंत उत्पादकतेचा दावा केला आणि अल्टेरा, एनव्हिडिया, क्वालकॉम आणि टेन्स्टोरेंट येथे सुरुवातीचा वापर असल्याचे सांगितले. tuput ने वाचलेल्या वृत्तांमध्ये, निवडक प्रकल्पांवर पडताळणी ४ ते १० पट वेगवान झाल्याचे ग्राहक सांगतात, पण कोणत्याही नाव घेतलेल्या कंपनीशी जोडलेला आकडा नाही. १८ ऑगस्ट २०२६ पर्यंत, केडन्सचे पॉल कनिंगहॅम म्हणाले की सुमारे २५ मोठ्या तैनाती आहेत, प्रत्येकात दहापासून शेकडो वापरकर्ते. त्यांनी पाच आठवड्यांचे काम एका आठवड्यावर आल्याचा दाखला दिला, आणि अंतिम मंजुरी अजूनही माणसे व एजंट नसलेली साधने करतात असे सांगितले.

सिनॉप्सिसचे २८ सप्टेंबर २०२६ चे प्रसिद्धीपत्रक AgentEngineer आणि Autopilot यांची नावे देते आणि पडताळणी पूर्ण होण्यात ५० पटींपर्यंत वेग आणि कव्हरेजमध्ये २० टक्के वाढ असा दावा करते. फुजित्सूचे तोशियो योशिदा RTL तयार करण्यात १० ते ३० टक्के उत्पादकता वाढीबद्दल उद्धृत केले आहेत; RTL म्हणजे सर्किटचे वर्तन वर्णन करणारा कोड. सिनॉप्सिस ५० हून अधिक सहभागांची गणना करते आणि २०२६ अखेरपर्यंत उपलब्धतेची योजना आखते. हे सिनॉप्सिस आणि भागीदारांचे आकडे आहेत, आणि त्यांची बाहेरची बेंचमार्क चाचणी tuput ला सापडली नाही. कोडिंग एजंटांना बाहेरचे परीक्षक साधारणपणे कसे गुण देतात ते एआय एजंटांच्या स्वतंत्र चाचण्यांवरील आमच्या लेखात आहे.

एनव्हिडिया एआयने डिझाइन करते, आणि स्वतः मोजते

एनव्हिडियाच्या PrefixRL कामात ॲडर आणि तत्सम सर्किटांवर रीइन्फोर्समेंट लर्निंग वापरले गेले. तिच्या ८ जुलै २०२२ च्या ब्लॉगमध्ये म्हटले आहे की सर्वोत्तम ६४-बिट ॲडरचे क्षेत्रफळ त्याच विलंबावर अत्याधुनिक EDA साधनाने तयार केलेल्या ॲडरपेक्षा २५ टक्के कमी होते, आणि हॉपर GPU आर्किटेक्चरमध्ये एआयने डिझाइन केलेल्या सर्किटांचे जवळजवळ १३,००० घटक आहेत. सोबतचा पेपर त्याच विलंबावर क्षेत्रफळात १६.० टक्क्यांपर्यंत (३२-बिट) आणि ३०.२ टक्क्यांपर्यंत (६४-बिट) घट देतो. ब्लॉग म्हणतो की ६४-बिट प्रकरणाच्या प्रशिक्षणाला ३२,००० हून अधिक GPU तास लागले, प्रत्येक GPU मागे २५६ सीपीयू होते.

ChipNeMo हा एनव्हिडियाच्या ४२ लेखकांचा पेपर, जो प्रथम ३१ ऑक्टोबर २०२३ रोजी प्रसिद्ध झाला, चॅटबॉट्समागे असतात तसे मोठे भाषा मॉडेल चिप डिझाइनसाठी रुपांतरित करतो. अभियांत्रिकी सहाय्यक चॅटबॉटसाठी ७ गुणांच्या मापनावर ६.० आणि सोप्या EDA स्क्रिप्टसाठी ७० टक्क्यांहून अधिक अचूकता तो नोंदवतो. त्याचा सारांश म्हणतो की तीनपैकी दोन वापरप्रकरणांत सर्वात मोठ्या मॉडेलने GPT-4 ला मागे टाकले. चाचण्या एनव्हिडियाच्या स्वतःच्या चमूने घेतल्या.

भारतीय डिझाइनर कुठे बसतात

प्रेस इन्फॉर्मेशन ब्युरोने (PIB) २७ जानेवारी २०२६ रोजी कळवले की डिझाइन-संलग्न प्रोत्साहन योजना २४ स्टार्टअपना पाठबळ देते; स्टार्टअपनी १६ टेप-आउट पूर्ण केले, त्यातून सहा चिप तयार झाल्या, आणि १२ nm इतक्या प्रगत नोड्सवर. तसेच प्रगत EDA साधनांच्या वापराचे सुमारे २.२५ कोटी (२२.५ दशलक्ष) तास त्यात मोजले होते. १५ जुलै २०२६ च्या PIB च्या प्रसिद्धीपत्रकात उद्योग-मानक EDA साधनांची उपलब्धता १०५ स्टार्टअप आणि एमएसएमई यांना आहे, आणि ३१५ विद्यापीठे त्यावर विद्यार्थ्यांना प्रशिक्षण देतात, आतापर्यंत सुमारे ६८,००० असे नमूद केले आहे. या साधनांत एआय वैशिष्ट्ये आहेत की नाही हे दोन्हीपैकी कोणतेही प्रसिद्धीपत्रक सांगत नाही, आणि DSO.ai किंवा Cerebrus साठी भारतीय ग्राहकांचे आकडे tuput ला सापडले नाहीत. ही योजना भारताच्या चिप कारखान्यांवरील आमच्या वृत्तात सांगितलेल्या प्रकल्पांच्या बरोबरीने चालते.

विक्रेत्यांचे भारतात मोठे चमू आहेत. २२ जुलै २०२५ चा डिजिटाइम्सचा वृत्तान्त सांगतो की सिनॉप्सिसकडे बेंगळुरू, हैदराबाद आणि नॉयडा येथे ६,००० हून अधिक अभियंते आहेत, आणि तिचे एजंट तंत्रज्ञान प्रामुख्याने त्या शहरांतील चमू विकसित करतात. केडन्सच्या जागतिक कर्मचाऱ्यांपैकी सुमारे एक तृतीयांश भारतात आहेत असा कनिंगहॅम यांचा अंदाज आहे. VerifAIX ही २०२४ मध्ये स्थापन झालेली एआय चिप-पडताळणी स्टार्टअप आहे; तिने १६ सप्टेंबर २०२६ रोजी ५ दशलक्ष डॉलर (४८ कोटी रुपये) च्या सीड फेरीची घोषणा केली, ज्याचे सहनेतृत्व एंडिया पार्टनर्स आणि ब्लूहिल व्हीसी यांनी केले, आणि अमेरिका, भारत व इस्रायलमध्ये अभियांत्रिकी चमू वाढवण्याची तिची योजना आहे. tuput ने वाचलेल्या वृत्तांत तिच्या उत्पादनाचे कामगिरीचे आकडे दिलेले नाहीत.

स्वतंत्रपणे काय मोजले गेले आहे आणि काय नाही

या लेखातील दोन मूल्यांकने कंपन्यांबाहेरील लोकांनी केली: युसी सॅन डिएगोची फेरचाचणी आणि मार्कोव्ह यांचे विश्लेषण, आणि गुगल दोन्हींवर आक्षेप घेते. बाकीची विक्रेत्यांची प्रसिद्धीपत्रके आहेत आणि नाव घेण्यास तयार झालेल्या ग्राहकांची विधाने आहेत. सिनॉप्सिस AgentEngineer २०२६ अखेरपर्यंत प्रसिद्ध करण्याची योजना आखते.

Share
Copied!

स्रोत आणि पुढील वाचन

  1. Google DeepMind: How AlphaChip transformed computer chip design (26 September 2024)
  2. Cheng, Kahng, Kundu, Wang and Wang: An Updated Assessment of Reinforcement Learning for Macro Placement (arXiv 2302.11014, v3 of 10 March 2026)
  3. Igor L. Markov: The False Dawn, Reevaluating Google's Reinforcement Learning for Chip Macro Placement (arXiv 2306.09633, v10 of 28 September 2024)
  4. Goldie, Mirhoseini and Dean: That Chip Has Sailed, A Critique of Unfounded Skepticism Around AI for Chip Design (arXiv 2411.10053, 15 November 2024)
  5. Retraction Watch: Nature flags doubts over Google AI study, pulls commentary (26 September 2023)
  6. SDxCentral: Google DeepMind publishes paper refuting criticism of AI chip design platform AlphaChip
  7. Synopsys: AI-designed Chips Reach Scale with First 100 Commercial Tape-outs Using Synopsys Technology (7 February 2023)
  8. EE Journal: Cadence Cerebrus AI-Based Solution Delivers Transformative Results on Next-Generation Customer Designs (9 June 2022)
  9. CXOToday: Cadence and Samsung Foundry Accelerate Chip Innovation for Advanced AI and 3D-IC Applications (June 2024)
  10. Converge Digest: Cadence launches ChipStack AI Super Agent (10 February 2026)
  11. CXO Digitalpulse: Cadence expands India role as AI agents compress semiconductor design cycles (18 August 2026)
  12. Synopsys release via StockTitan: Synopsys powers autonomous engineering with a broad portfolio of AgentEngineer solutions (28 September 2026)
  13. Converge Digest: Synopsys unveils AgentEngineer and Autopilot platform for autonomous engineering (29 September 2026)
  14. NVIDIA Technical Blog: Designing Arithmetic Circuits with Deep Reinforcement Learning (8 July 2022)
  15. Roy and others (NVIDIA): PrefixRL, Optimization of Parallel Prefix Circuits using Deep Reinforcement Learning (arXiv 2205.07000)
  16. Liu and others (NVIDIA): ChipNeMo, Domain-Adapted LLMs for Chip Design (arXiv 2311.00176, v5 of 4 April 2024)
  17. PIB: Union Minister interacts with semiconductor chip design companies approved under the DLI Scheme (27 January 2026)
  18. PIB: Cabinet approves Semicon 2.0, with an outlay of Rs 1,27,500 crore (15 July 2026)
  19. Design And Reuse: Synopsys strengthens India's role with push for world's first AI-based chip foundry (22 July 2025)
  20. Startup Feed: VerifAIX raises $5 Mn to verify AI-made chip designs (16 September 2026)

हा लेख AI साधनांच्या मदतीने संशोधित आणि लिहिला गेला असून अचूकतेसाठी संपादित केला आहे. हा केवळ सर्वसाधारण माहिती आणि चर्चेसाठी आहे, व्यावसायिक सल्ला नाही. आमचे संपादकीय मानक आणि अस्वीकरण पाहा. चूक आढळली? आम्हाला कळवा.

#ai in chip design#alphachip#synopsys dso.ai#cadence cerebrus#nvidia chipnemo#eda software#design linked incentive#india semiconductor mission

आवडलं? पुढचा लेख मिळवा.

एका वेळी एक चांगला लेख, थेट तुमच्या इनबॉक्समध्ये. स्पॅम नाही, हवं तेव्हा थांबवा.

याच विभागात आणखी: कृत्रिम बुद्धिमत्ता
भारताच्या मंजूर १२ चिप प्लांटपैकी पाच आता चालू आहेत, पण पाचही चिपचे पॅकेजिंग करतात आणि पहिला फॅब २०२८ मध्ये अपेक्षित आहे
गुजरातपासून ओडिशापर्यंत बारा चिप प्लांटना मंजुरी मिळाली आहे आणि पाचांनी माल पाठवायला सुरुवात केली आहे, त्यातील शेवटचे दोन १७ सप्टेंबरला. धोलेरा येथील पहिला फॅब २०२८ च्या आधी अपेक्षित नाही, आणि तो ज्या चिप पिढीपासून सुरू होतो तिच्यावर प्रश्न उठले आहेत.
Scale च्या SWE-Bench Pro फलकावर सर्वोत्तम कोडिंग एजंट ६१.५% वर आहे, चाचण्या पास होणाऱ्या अनेक दुरुस्त्या देखभालकर्ते नाकारतात, आणि METR म्हणते की तिची ताजी चाचणी एजंट किती वेळ वाचवतात हे दाखवू शकत नाही
बेंचमार्क म्हणतात की एजंट प्रबळ आहेत. देखभालकर्ते, एक यादृच्छिक चाचणी आणि घटना अहवालांचा ढीग म्हणतात की चित्र त्यापेक्षा संकुचित आहे. प्रत्येक आकडा प्रत्यक्षात काय मोजतो ते येथे आहे.
२०२६ मध्ये सर्वोच्च न्यायालयाच्या दोन निकालांनी बनावट एआय उद्धरणांवर उभे असलेले आदेश रद्द केले, तर भारतीय न्यायालये भाषांतर आणि शब्दांकनासाठी एआय वापरतात आणि न्यायालयाचे एआय नियमांचे मसुदे अजून अंतिम झालेले नाहीत
संसदेतील उत्तरे आणि न्यायालयीन नोंदी दाखवतात की कोणती एआय साधने प्रत्यक्ष चालू आहेत, कोणती अजून चाचणी टप्प्यात आहेत, आणि न्यायाधीशांना त्यांच्यासोबत काय करण्यास मनाई आहे. काल्पनिक निवाडे आदेशात शिरले तर काय होते हे सर्वोच्च न्यायालयाचे तीन आदेश दाखवतात.
← सर्व लेख